Drastische Reduzierung der Designzeit bei hochkomplexen Leiterplatten

[vc_row][vc_column width=“2/3″][vc_column_text]

Drastische Reduzierung der Designzeit bei hochkomplexen Leiterplatten

Ob es um Leiterplatten für moderne Telekommunikation, autonome Fahrzeuge, Optronikanwendungen oder Embedded Boards usw. geht, sie alle weisen aktuell eine weiter steigende hohe Komplexität auf. Anschlusszahlen von 15.000 bis 20.000 ja sogar bis 30.000  Verbindungen sind heute keine Seltenheit mehr. Die Folge: Bei einem professionellen, soliden Leiterplattendesign kommen da schnell mehrere Monate nur für das PCB-Design zusammen. Um diese Dauer zu verkürzen, setzt GED seit einiger Zeit auf die High-End-CAD-Toolchain Xpedition® Enterprise von Mentor Graphics. Der Erfolg ist messbar und eröffnet eine neue Dimension: Durch die Multiuserfunktionen des Tools kann GED die Designzeit auf 50-60 Prozent reduzieren.

Concurrent Engineering

Time to market (TTM) ist in allen innovativen Branchen der entscheidende Erfolgsfaktor: Heute sind es bereits zwei oder drei Monate mehr oder weniger Zeit, die darüber entscheiden, wer im Wettbewerb die Nase vorn hat. Entsprechend wichtig sind möglichst kurze Designzeiten auch bei hochkomplexen Leiterplatten.

 

Ein Beispiel: Bei hochintegrierten Bauteilen wie FPGAs mit 2.500 Anschlüssen sowie Speicherbänken, mehreren DDR-Speichern, Peripherie und Steckern addiert sich die Zahl der Anschlüsse sehr schnell. Hinzu kommt natürlich, dass die erforderlichen Verbindungstopologien für Highspeed-Signale impedanzdefiniert und differentiell als Paare mit Längenausgleich geführt werden müssen. Dafür wird herkömmlich eine Designzeit von acht bis zwölf Wochen benötigt, wenn alle Parameter feststehen. Mit der „Concurrent-Engineering-Methode“, bei der mehrere Designer gleichzeitig an einem Design arbeiten, hat GED jetzt in verschiedenen Designprojekten nachgewiesen, dass sich dieses Zeit real auf vier bis sechs Wochen reduzieren lässt.

 

Basis des gleichzeitigen Arbeitens mehrerer Designer an einem Design ist bei GED das High-End CAD-Toolpaket von Mentor Graphics, Xpedition. Es organisiert diese Zusammenarbeit sicher und zuverlässig.  Dafür sorgen Multi-User-, Multi-Site-Tool- und Flow-Based-Concurrent-Engineering während des gesamten Produktentwicklungsprozesses. Alle Teammitglieder können mit der kompletten Datenbank in Echtzeit arbeiten, ohne dass sie neu partitioniert und neu zusammengestellt werden muss. Auch die Schaltplan- und Constraining-Tools verwalten die Änderungen aller Benutzer und senden kontinuierlich Updates an das gesamte Team.

Methoden für „real-time concurrency“: tool concurrency (links) und flow concurrency (rechts)

 

Alle User sehen, in welchen Bereichen die anderen arbeiten. Dabei lassen sich die Bereiche für den einzelnen definieren und eingrenzen. So kann etwa nur der Spezialist für Schaltregler den Powerbereich routen und der Speicherbereich wird von einem anderen Experten geroutet. Bereits bei der Schaltplanerstellung und dem Constraining mit dem CES-Tool ist eine parallele Zusammenarbeit möglich.

Zusammenfassend gesagt, GED kann im gesamten Designflow, vom Schaltplanentwurf über das Constraining bis zum Design, mit gleichzeitig arbeitenden Teams auch eine sehr komplexe Leiterplatte in nur wenigen Wochen bzw. Monaten entwerfen: Concurrent Engineering reduziert nachweislich die Konstruktionszykluszeit um 40 bis 70 Prozent selbst für die komplexesten Leiterplatten. GED hat dazu eine Methode entwickelt, mit der das Unternehmen an den entscheiden Stellen der Designphase durch den gezielten Einsatz eines eingespielten Spezialistenteams in deutlich kürzerer Zeit hervorragende Ergebnisse erzielt.

 

Concurrent Engineering auf einen Blick – die Kundenvorteile der parallelen Entwicklung in Echtzeit:

  • Verbessertes time to market durch Beschleunigung des Produktentwicklungsprozesses. Ermöglicht durch die Fähigkeit aller Teammitglieder, gleichzeitig an allen Designobjekten zu arbeiten.
  • Reduzierte Kosten für die Produktentwicklung durch optimierte Ressourcenauslastung und Verbesserung der Gesamtproduktivität.
  • Verbesserte Designqualität: Der Concurrent-Engineering-Prozess eröffnet Zeitfenster für Aufgaben, die sonst oft nicht in die Terminplanung passen; zum Beispiel laufende Power-Integrity-Simulationen oder Fertigungs-Bewertungen zeitgleich mit dem PCB-Layout.
  • Besonders wichtig: Starke Differenzierung im Wettbewerb durch schnellere Marktreife und höhere Qualität. Dieser Vorteil ist sowohl für das aktuelle Produkt als auch für alle nachfolgenden Produkte realisierbar.

 

Mehr über Concurrent Engineering und 3D-Elektronik erfahren Sie hier.

 

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]Wollen Sie mehr darüber erfahren, wie GED mit Concurrent Engineering kurze Designzeiten auch bei komplexen Leiterplatten erreicht? Sprechen Sie mit uns über Ihre Anforderungen!

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie uns Ihre Nachricht.[/vc_message][/vc_column][/vc_row]

GED auf der FED-Konferenz 2018: Lassen Sie sich überraschen!

3D Modul

[vc_row][vc_column width=“2/3″][vc_column_text]

GED auf der FED-Konferenz 2018: Lassen Sie sich überraschen!

Sie interessieren sich für innovative Lösungen in der Aufbau- und Verbindungstechnologie? Für aktuelles Leiterplattenlayout, fertigungsgerechtes Design und mehr Elektronikthemen? Dann besuchen Sie den Stand von GED auf der Fachausstellung zur FED-Konferenz 2018 in Bamberg! Wie auf der Konferenz bildet 3D-Elektronik einen Schwerpunkt unserer Präsentation. Staunen Sie über die Flexibilität und die zahllosen Anwendungsmöglichkeiten hochintegrierter Elektronik in der dritten Dimension. Ein Beispiel ist unser Medizinprodukt EQUIVert, ein Biofeedbacksystem zur Schwindeltherapie.

Gern erläutern wir Ihnen auch neue Verfahren in der Produktentwicklung. Hier eröffnet insbesondere Concurrent Engineering ungeahnte Beschleunigungs- und Effizienzpotenziale für ein schnelleres „Time to Market“ – auch und gerade für komplexe Baugruppen und Geräte.

Kommen Sie zur FED-Konferenz 2018 und besuchen Sie uns! Sie finden GED direkt gegenüber dem Stand des FED. Nutzen Sie die Gelegenheit, um mit uns über neueste Technologien und Trends in der Elektronik zu sprechen.

Spannendes Extra

Für Besucherinnen und Besucher unseres Stands halten wir eine kleine Überraschung bereit – natürlich zum Thema 3D. Mehr wird nicht verraten, lassen Sie sich einfach mal verblüffen …

Treffen Sie uns in Bamberg, wir freuen uns auf Sie!

Mehr zum Veranstaltungsort erfahren Sie hier.[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]3D-Elektronik, Concurrent Engineering und mehr: Möchten Sie von unserem Know-how, unseren Erfahrungen und unseren Services in der Elektronik profitieren? Sprechen Sie mit uns über Ihre Anforderungen!

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie uns Ihre Nachricht.[/vc_message][/vc_column][/vc_row]

Machen Sie mit: Workshop zum Innovationsnetzwerk 3D-Elektronik

[vc_row][vc_column width=“2/3″][vc_column_text]

Machen Sie mit:

Workshop zum Innovationsnetzwerk 3D-Elektronik

Keine Frage, die 3D-Elektronik ist ein Generalschlüssel für innovative, individuelle und effiziente Elektroniklösungen. Um die Technik und ihre Anwendung mit konkreten Projekten weiter voranzutreiben, baut der FED-Arbeitskreis 3D-Elektronik jetzt ein Innovationsnetzwerk 3D-Elektronik auf. Alle Interessierten sind herzlich eingeladen, Teil des Netzwerks zu werden – kommen Sie einfach zu unserem Workshop am Tag vor der FED-Konferenz 2018!

Das Ziel des Netzwerks 3D-Elektronik ist es, neuartige Verfahren und neue Produkte für die Elektronikbranche kooperativ zu entwickeln. Auf der neuen Plattform finden sich in der komplexen und dynamischen Welt der 3D-Elektronik die richtigen Partner für innovative Projekte. Kleine und mittelständische Unternehmen, Wissenschaft und Forschung arbeiten partnerschaftlich auf Augenhöhe zusammen.

Sie interessieren sich für dieses Netzwerk? Dann besuchen Sie doch einfach den Definitions-Workshop am 26. September 2018 von 10:00 bis 15:30 Uhr im Welcome Kongresshotel (Raum K 13) in Bamberg. Der FED-Arbeitskreis 3D-Elektronik erläutert den Rahmen des Innovationsnetzwerks und diskutiert erste Ideen für konkrete Projektansätze. Im Anschluss kann jeder Teilnehmer entscheiden, ob er am Netzwerk partizipieren möchte.

Bitte melden Sie sich zeitnah per E-Mail an info@fed.de an. Die Plätze sind begrenzt und werden nach Eingang der Anmeldungen vergeben. Die Teilnahme an der Veranstaltung ist für Sie kostenlos. Eine Agenda sowie Steckbriefe der teilnehmenden Forschungseinrichtungen senden wir ihnen zu.

Über das Netzwerk 3D-Elektronik

Das Netzwerk 3D-Elektronik unterstützt seine Mitglieder bei kooperativen Entwicklungs- und Forschungsprojekten und bietet die ideale Plattform für den Erfahrungsaustausch sowie der Suche nach Experten und Lösungspartnern.

Für das Netzwerk konnten bereits zahlreiche Forschungseinrichtungen und Institute mit unterschiedlichsten Forschungsschwerpunkten gewonnen werden, so unter anderen Fraunhofer IZM (Berlin), IAPT (Hamburg) und IKTS (Dresden).

Das Bundesministerium für Wirtschaft stellt im Rahmen des Zentralen Mittelstandsprogramms (ZIM) Entwicklungszuschüsse von 40 bis 60 Prozent zur Verfügung. Firmen können so schneller mithilfe staatlicher Förderung und gemeinsam mit wissenschaftlichen Einrichtungen ihre Projektideen umsetzen.

Für ein professionelles Netzwerkmanagement und weitreichende Unterstützung bei der Antragsstellung von geförderten Projekten sorgen die Spezialisten von JÖIN – Jöckel Innovation Consulting GmbH.

Weitere Informationen finden Sie hier.

Für Ihre Fragen (z. B. zum Netzwerkvorhaben, ZIM-Förderung etc.) stehen Ihnen Dr. Christian Struve (Netzwerkmanagement, c.struve@joein.de, Tel. 06151 66718717), Hanno Platz (Leiter FED-Arbeitskreis 3D-Elektronik, h.platz@ged-pcb-mcm.de, Tel. 02247 921911) und Christoph Bornhorn (c.bornhorn@fed.de, Tel. 030 340 603060) zur Verfügung.

Der FED-Arbeitskreis 3D-Elektronik freut sich, Sie am 26. September in Bamberg begrüßen zu dürfen.[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]GED setzt auf 3D-Elektronik: Möchten Sie von unserem Know-how, unseren Erfahrungen und unseren Services in diesem Bereich profitieren? Sprechen Sie mit uns über Ihre Anforderungen! 

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

Gutes PCB-Layout am Beispiel des Quarzoszillators

[vc_row][vc_column width=“2/3″][vc_column_text]

Gutes PCB-Layout am Beispiel des Quarzoszillators: Auf Grundlagenwissen und Erfahrung kommt es an

Die Anforderungen an moderne Elektronik, die zuverlässig und störungsfrei arbeitet, steigen ständig. Höhere Bauteiledichten, kleinere Versorgungsspannungen und Spannungsabstände, steigende Taktraten usw. erfordern entsprechende schaltungstechnische Maßnahmen. Darüber hinaus hat jedoch auch das Leiterplattendesign einen großen Anteil an einer zuverlässigen Funktion. Selbst nur gelegentliche Störungen oder Ausfälle sind in allen Anwendungsfällen auszuschließen.

Es gibt sehr viele Designregeln, die der Leiterplattendesigner einhalten muss.  Darunter sind einige ganz elementare EMV-Regeln, die oft nicht beachtet oder schnell übersehen werden. Hier auszugsweise nur einige wenige der ganz wichtigen EMV-Themen, die hohe Beachtung erfordern:

  • Block-Cs und die richtige Anbindung
  • Block-C-Platzierung, insbesondere bei HF und auch bei BGA-Bauteilen
  • Quarz-Routing
  • Schaltregler-Layout
  • Stromversorgung, optimales Powermodel ohne Einschnürungen bei Planelagen. HF-Rückstromwege

Das Beispiel Quarzoszillator

Exemplarisch wollen wir den Quarzoszillator betrachten, der in fast jeder Microcontroller-Schaltung Verwendung findet.

Hier wird das Layout der gedruckten Schaltung häufig vernachlässigt – obwohl es im Zusammenhang mit Oszillatorschaltungen wichtig ist. Man muss sich vor Augen führen, dass die Oszillatorschaltung den Schwingquarz mit maximal 1 μW betreiben sollte. Spezielle, verbrauchsoptimierte Oszillatorschaltungen betreiben diese Quarze sogar mit nur knapp 10 nW mit daraus resultierend minimalen Signalpegeln von nur 150 mVpkpk. Derart kleine Signalpegel und die sich daraus ergebenden kleinen Ströme machen solche Oszillatorschaltung besonders sensibel für äußere Störeinflüsse. Diese können etwa von digitalen Signalen oder Taktleitungen verursacht werden.

Spezielle Ultra-low-Power-Oszillatorschaltungen verzeihen keine Fehler oder Kompromisse im PCB-Layout. Grundsätzlich sollte der Quarz möglichst nahe am IC platziert und mit einer Massefläche zur Abschirmung von Störsignalen versehen werden. Digital- und Clocksignale sollten nicht in oder unter dem Quarzbereich geführt werden.

Bild: Application Node von Infineon zum Quarzoszillator-Design mit Mikrocontroller XMC1400
Application Node von Infineon zum Quarzoszillator-Design mit Mikrocontroller XMC1400

 

Wichtig:

Quarz und Oszillator haben eine eigene GND-Plane, die am µC GND-Anschluss über ein Via verbunden wird.

Designrichtlinien und Empfehlungen

  • Der Quarz- und Keramikresonator-Oszillator ist empfindlich gegenüber Streukapazität und Rauschen von anderen Signale. Er sollte möglichst weit entfernt von Hochfrequenzbauteilen und Spulen platziert werden, um eine kapazitive Kopplung zwischen Xtal-Pins mit den Leiterbahnen zu vermeiden.
  • Andere digitale Signalleitungen, insbesondere Taktleitungen und häufig schaltende Signalleitungen, sind so weit weg wie möglich von den Quarzverbindungen zu führen. Ein Übersprechen durch die digitalen Aktivitäten kann leicht zu Störungen des sinusförmigen Oszillatorsignals mit kleiner Amplitude führen.
  • Die Masseverbindung für die Lastkondensatoren muss kurz sein, möglichst entkoppelt von den Rückstrompfaden von USB, RS232, LIN, PWM und Stromleitungen.
  • Lastkondensatoren sollten eine geringe „Leckage“ aufweisen und temperaturstabil sein (NPO- oder COG-Typ).
  • Die Lastkondensatoren sollten nahe beieinander liegen.
  • Der Last-Xtalin-Kondensator sollte als erster und am nächsten zum Xtalin-Pin und der Masse platziert werden.
  • Parasitäre Kapazität verringert die Verstärkungsreserve. Typisch z. B.:
  • – Xtalin zu Masse: 1pF, – Xtalout zu Masse: 2pF, – Xtalin zu Xtalout: 0,5 pF

Auch Atmel (heute Microchip Technology Inc.) zeigt eine einfache und wirkungsvolle Designvorgabe zum Routing des Quarzoszillators:

 

Wissen über das optimale Quarz-Routing ist auch für Schaltungsentwickler wichtig. Spätestens beim finalen Layout-Review sollte das geprüft werden, damit die Elektronik auch bei Störeinflüssen und Temperarturschwankungen störungsfrei und präzise arbeitet.

Das Beispiel Quarz-Routing zeigt: Leiterplattendesign gehört in professionelle und erfahrene Hände. Vertrauen Sie Profis, die täglich mit diesen Regeln arbeiten und sich damit gründlich beschäftigen.

So haben wir bei GED diesen Themenkreis bei einer internen Designerschulung vom 3. bis zum 6. April 2018 intensiv behandelt. Senior-Designer konnten dabei EMV-Grundlagenwissen und -Erfahrungen an die jungen Designer weitergegeben; spezielle Technologien wurden im Workshop diskutiert und vertieft.[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]Und was können wir für Sie in Sachen PCB-Layout inklusive Quarz-Routing tun? Sprechen Sie mit uns über Ihre Anforderungen! 

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

Neuer Service: Wärmeexpertise von GED

[vc_row][vc_column width=“2/3″][vc_column_text]

Neuer Service: Wärmeexpertise von GED

Zu praktisch jeder Elektronikentwicklung gehört ein adäquates Wärmemanagement. Wird dieser Punkt unterschätzt oder zu spät erkannt, drohen aufwändiges Nacharbeiten, Verzögerungen und zusätzliche Kosten. GED hat daher einen umfassenden und effizienten Service rund um die Berechnung und Simulation der Wärmeentwicklung elektronischer Schaltungen aufgebaut.

Für jede elektrische Baugruppe und jedes elektrische Betriebsmittel gibt es einen bestimmten Temperaturbereich, in dem ihre Funktionalität gewährleistet ist. Der untere Grenzwert kann immer – eine ausreichende Energieversorgung vorausgesetzt – durch Heizung einfach garantiert werden. Alternativ lässt er sich mit einer ausreichenden Isolation gegenüber einer kalten Umgebung durch die eigene Verlustwärme der Baugruppe bzw. des Betriebsmittels einhalten. Eben diese Verlustwärme bereitet jedoch Probleme, sollte der obere Grenzwert erreicht werden. Gegenüber einer Heizung, die verschiedene Energieformen in die Energieform Wärme wandelt, existiert kein Effekt, der Wärme in eine andere Energieform umwandeln und somit unschädlich machen könnte. Lediglich der eigenständige Wärmetransport von warm nach kalt sowie der Wärmetransport von kalt nach warm unter Zuhilfenahme von zusätzlicher Energie sind möglich. Letztere Lösung wird aber nur selten in der Elektronikkühlung eingesetzt. Es wird also in fast allen Fällen der Analyse von Elektronikkühlung der Wärmetransport von warm nach kalt betrachtet. Dieser besteht aus einer Wärmequelle, einem Wärmepfad und einer Wärmesenke, bestehend aus einer fixen Umgebungstemperatur.

Daher ist zunächst von großer Bedeutung, wie stark die Wärmequelle in der zu untersuchenden Baugruppe überhaupt ist. Da zumeist elektrische Verlusteffekte auftreten, kann eine Netzwerkanalyse mit Berechnung der Verlustleistungen diesen Wert bzw. diese Werte liefern.

Lineare Netzwerke lassen sich meist mit überschaubarem Aufwand analytisch hinsichtlich ihrer Verlustleistung bestimmen. Nichtlineare – zu denen fast alle modernen leistungselektronischen Schaltungen zählen – bedürfen einer Simulation in einem numerischen Softwaretool bzw. einer Simulationssoftware. Am Markt erhältlich und bei GED eingesetzt sind grafische SPICE-Simulatoren, die die gängigsten Bauteilmodelle beinhalten bzw. in die sich Modelle spezifischer Bauteile meist problemlos einpflegen lassen.

Da elektrische Bauteile meist stark temperaturabhängige Eigenschaften besitzen, die wiederum ihre Verlustleistung und letztlich auch ihre Erwärmung beeinflussen, ist es möglich und notwendig das Temperaturverhalten der Bauteile in der numerischen Simulation zu berücksichtigen. Jedes Bauteilmodell besitzt gekoppelte elektrische und thermische Eigenschaften sowie Anschlüsse für das elektrische Netzwerk wie ein thermisches Entwärmungsnetzwerk. Dies ist ein grober Ansatz, da das Entwärmungsnetzwerk nur eindimensional gestaltet werden kann; es ist aber ein gutes Instrument, um die Stabilität einer Schaltung zu untersuchen. Beispielsweise ist der RdsOn eines MOSFETs stark temperaturabhängig; in einem stromgetriebenen Regime kann dies fatal sein; ein mit der Temperatur steigender RdsOn hat eine höhere Verlustleistung zur Folge, damit eine steigende Temperatur und einen wiederum höheren RdsOn.

Berechnung und Simulation eindimensionaler Wärmepfade

Wärmetransport und elektrischer Strom weisen viele Analogien auf; mit Ausnahme der Induktivität existiert für jedes Grundbauelement der Elektrotechnik ein thermisches Pendant: Die Stromquelle wird zur Wärmequelle, die Spannungsquelle zur fixen Umgebungstemperatur bzw. Wärmesenke, der Widerstand zum Wärmewiderstand und die Kapazität zur Wärmekapazität.

Mit diesen Grundbauelementen lassen sich einfache Wärmepfade – zum Beispiel die Anordnung Die??-Bauteilgehäuse-Kühlkörper-Umgebung- analysieren. Bei Verwendung eines numerischen Simulations-programms können auch komplexe Lastverläufe betrachtet werden.

Abbildung Eindimensionaler Wärmepfad in der Simulation
Abbildung 1: Eindimensionaler Wärmepfad in der Simulation

Der Effekt der Wärmestrahlung ist nichtlinear; dieser lässt sich letztlich nur mit numerisch arbeitenden Softwaretools als nichtlinearer Wärmewiderstand berechnen.

Simulation von Wärmepfaden auf Baugruppenebene

Für die bisher genannten Berechnungsverfahren ist eine mitunter komplexe Modellbildung Voraus-setzung. GED verfügt jedoch über ein Softwaretool, das aus Fertigungsdaten selbsttätig ein Wärmemodell einer Baugruppe generiert. Gegenüber aufwändigen 3D-Strömungssimulationstools wird die Berechnung der physikalischen Effekte einfach und effizient modelliert. Es handelt sich um ein konservatives Berechnungsverfahren; berechnete Temperaturerhöhungen fallen in der Simulation größer aus als in der Realität. Dies bedeutet eine Berechnung auf der sicheren Seite. Diese ist für eine erste Einschätzung der Erwärmung einer Baugruppe im Betrieb ausreichend.

Die Software betrachtet die Erwärmung der Leiterplatte durch die Leitungsverluste im Kupfer sowie den Wärmeeintrag durch Bauteile. Lastverläufe können allerdings nicht simuliert werden; die Ströme werden als Gleichströme betrachtet. Für eine Berechnung müssen daher die Effektivwerte der Ströme bekannt sein. Da das Programm in jedem bestromten Netz eine Stromsumme 0 verlangt, ist abzuwägen, welche Ströme in der Simulation eingestellt werden, da Effektivwerte von Wechselströmen in einem Netz zumeist nicht die Summe 0 besitzen.

Grundlage für die thermische Simulation bildet eine Stromdichtesimulation im Leitungskupfer. Diese allein bietet schon Hinweise darauf, wie das Design angepasst werden kann, um Flächen und Leiterbahnen optimal auszulegen. Die einfache Datenübernahme aus allen gängigen Layoutprogrammen bietet hier die Möglichkeit, Optimierungsschleifen schnell zu durchlaufen.

Abbildung Ergebnis der Stromdichteberechnung an einem Testlayout
Abbildung 2: Ergebnis der Stromdichteberechnung an einem Testlayout

 

Abbildung Ergebnis der Temperaturberechnung an einem Testlayout
Abbildung 3: Ergebnis der Temperaturberechnung an einem Testlayout

 

Berechnet wird der stationäre thermische Zustand der Baugruppe, also nach Abklingen aller Ausgleichsvorgänge. Hier wird die Wärmeleistung je Flächenelement auf der Baugruppe gegen eine Wärmeabfuhrkonstante mit der Dimension W/m²K gerechnet. Ein Berechnungstool in der Software ermöglicht eine Bestimmung dieses Wertes für die gängigsten Einbausituationen von Baugruppen.

Wenn auch absolute Temperaturen nicht berechnet werden können, ist es möglich, Hotspots auf der Baugruppe auszumachen und so das Design entsprechend anzupassen – sei es durch die Veränderung des Leiterbildes, des Lagenaufbaus oder der Bauteilanordnung.

In Abbildung 2 ist in Punkt 1 eine Engstelle in der Stromdichteverteilung erkennbar, die aber wie in Abbildung 3 erkennbar nicht zu einer starken Temperaturerhöhung führt. In Abbildung 3 an Punkt 2 ist eine starke Temperaturerhöhung zu beobachten. Sie ist hauptsächlich der vergleichsweise schlechten thermischen Anbindung des Leistungstransistors an dieser Stelle geschuldet. Niedrigere Spitzentemperaturen und eine bessere Wärmespreizung ist an Punkt 3 in Abbildung 3 zu sehen; hier ist der Leistungstransistor vollflächig angebunden und in den Innenlagen viel Kupfer vorhanden.

Dies sind einfache Beispiele an einem speziell erstellten Testlayout, in dem Effekte durch das Design provoziert werden. Aber auch für die meisten anderen Layouts verfügt GED über moderne, ausgefeilte Tools, um Engstellen und Hotspots auszumachen und um Möglichkeiten zur Abhilfe aufzuzeigen. Damit kann GED seine Kunden auch in Sachen Wärmemanagement bereits während der Entwicklung frühzeitig und umfassend unterstützen. Möglichen Fehler, die sich später nur aufwändig beheben lassen, werden vom Start weg vermieden – schnell und ohne großen Aufwand.[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]Sie möchten mehr über Wärmeexpertise und Wärmemanagement à la GED erfahren? Sprechen Sie mit uns: 

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

FED etabliert neues Technologie-Netzwerk zur 3D-Elektronik

[vc_row][vc_column width=“2/3″][vc_column_text]

FED etabliert neues Technologie-Netzwerk zur 3D-Elektronik

Um über die Vielfalt, Potenziale und Zukunftsperspektiven der modernen 3D-Elektronik systematisch zu informieren, hat der FED im vergangenen Jahr den Arbeitskreis 3D-Elektronik gegründet. Nun folgt als nächster Schritt das „Technologienetzwerk 3D-Elektronik“. Der FED bietet diese neue Plattform an, damit sich in der komplexen und dynamischen Welt der 3D-Elektronik die richtigen Partner für innovative Projekte finden. Darüber hinaus hilft das Netzwerk bei der Beantragung öffentlicher Fördermittel.

Das Technologie-Netzwerk 3D-Elektronik unterstützt Mitglieder bei kooperative Entwicklungs- und Forschungsprojekten. Über die Plattform hilft der FED gezielt bei der Suche nach den richtigen Experten und Lösungspartnern. Auch wenn es um Projektförderung geht, leistet das Netzwerk gute Dienste: Das Bundesministerium für Wirtschaft stellt im Rahmen des Zentralen Mittelstandsprogramms – ZIM Entwicklungszuschüsse von 40 bis 60 Prozent zur Verfügung. Für professionelle Unterstützung bei der Antragsstellung hat der Verband den Spezialisten JÖIN – Jöckel Innovation Consulting GmbH gewonnen. Firmen können so mithilfe staatlicher Förderung gemeinsam mit Lieferanten oder wissenschaftlichen Einrichtungen, wie etwa den Fraunhofer Instituten, den Sprung in neue Technologien oder Prozesse schneller schaffen.

Interessenten können sich in der FED-Geschäftsstelle in Berlin bei René Kluge-Fiedler informieren:

E-Mail: r.kluge-fiedler@fed.de

Tel.: +49 30 340 6030-59

Über den FED-Arbeitskreis 3D-Elektronik

Ob Telekommunikation, Elektromobilität oder Industrie 4.0: Die Anforderungen an Funktionalität und Performanz elektronischer Baugruppen und Geräte wachsen rapide – bei gleichzeitig immer kleinerem Bauraum. Einen entscheidenden Beitrag zu komplexen, hochintegrierten, effizienten und platzsparenden Lösungen liefert die moderne 3D-Elektronik. Es gilt, ihr Potenzial genau zu kennen und gezielt zu nutzen. Vor diesem Hintergrund hat der FED den Arbeitskreis 3D-Elektronik gegründet. Er hat sich zur Aufgabe gestellt, Informationen zu sammeln, auszuwerten und die große Vielfalt der Technologievarianten systematisch und praxisorientiert zu gliedern. In diesem Rahmen beschäftigt sich der Arbeitskreis auch mit den erweiterten Anforderungen an CAD-Entwicklungssystemen, mit Datenformaten, mit neuen Materialien und Fertigungsverfahren und anderen Themen.

Neue Möglichkeiten mit der 3D-Integration für Elektronik:

Formfaktor:

•       Kleinerer Bauraum, reduziertes Volumen und Gewicht

•       Reduzierte Bauteile-Footprints

•       Freie und mehrdimensionale Substratformen

Performance:

•       Erprobte Integrationsdichte

•       Reduzierte Verbindungslängen und dadurch optimierte EMV

•       Erprobte Verbindungsstrukturen und Topologien für höhere Übertragungsraten

•       Reduzierter Energieverbrauch

Funktionale Integration:

•       Anschlüsse und optimierte AVT

•       Entwärmung

•       Zuverlässigkeit

•       Schutz vor Umwelteinflüssen

•       Plagiatsschutz

•       Kombination

 

Große Vielfalt

Im Fokus des neuen Arbeitskreises steht die große Bandbreite der 3D-Elektronik: Um Bauteile und Verbindungen in der dritten Dimension zu integrieren, gibt es heute eine ganze Reihe von Technologien und Möglichkeiten, die unter dem Begriff 3D-Elektronik fallen können. Beispiele sind:

·         Embedding – das Einbetten von aktiven und passiven Bauteilen in Leiterplatten und Module. Dazu gibt es unterschiedlichste Aufbauvarianten und Topologien.

·         MID (Moulded Interconnection Device) – kombiniert Gehäuse und Elektronik. Verschiedene Herstellungsvarianten ermöglichen es, Bauteile und Leiterbahnen auf Kunststoff zu bringen.

·         3D-Druck – eine in der Mechanik etablierte Technologie, die jetzt auch in die Elektronik einzieht. Es gibt sowohl Multimaterialdrucker, die Kunststoff und Silber in einem Gerät drucken, als auch Geräte, die Multilayer-Leiterplatten drucken.

·         3D-CSP (Chip Size Packaging) – kosteneffizientes Verfahren zur Integration von Elektronik, Mechanik, Sensorik etc. auf minimalen Raum.

·         Darüber hinaus haben sich weitere Technologien zur 3D-Integration etabliert, die zum Beispiel auf Keramik oder Fotopolymer-Materialien basieren.

·         Auch aus Flex- und Starrflexleiterplatten lassen sich dreidimensionale Elektronikkonzepte realisieren, genauso wie durch Zusammenstecken oder Löten einzelner starrer Leiterplatten.

 

Aufgrund der teils ganz unterschiedlichen Technologien und der Vielzahl an Varianten ist es für Entwickler eine besondere Herausforderung, die funktional, fertigungstechnisch und kostenseitig beste Lösung auszuwählen. Der Arbeitskreis will daher aufzeigen, welche Möglichkeiten die einzelnen Lösungen bieten und für welche Anwendungsgebiete sie sich besonders eignen. Einer der Schwerpunkte des Arbeitskreises liegt dabei auf dem 3D-Elektronikdruck. Er bietet völlig neuartige Möglichkeiten der Fertigung und Produktindividualisierung.

Die Herausforderungen der neuen 3D-Technologien sind vielfältig:

  • Materialeigenschaften und Verarbeitung
  • 3D-Design und Konstruktion
  • Herstellung, Substrat
  • Bauteile, Bestückung
  • Kosten
  • Umgebungsanforderungen
  • Test

Interessierte an gemeinsamer Facharbeit sind willkommen

Der FED Arbeitskreis 3D-Elektronik zählt zurzeit acht Mitglieder, die aus unterschiedlichen Industriebereichen kommen. Leiter des Arbeitskreises ist Hanno Platz, Geschäftsführer des Unternehmens GED Gesellschaft für Elektronik und Design mbH. Erste Resultate hat der Arbeitskreis auf der FED-Konferenz im September 2017 in Berlin gezeigt. Umfangreiche Ergebnisse werden in mehreren Vorträgen auf der FED-Konferenz 2018 in Bamberg präsentiert.

FED-Mitglieder und andere Fachleute, die sich für 3D-Technologie interessieren, sind herzlich eingeladen, den Arbeitskreis mit Fragen, Themen und Informationen zu unterstützen oder aktiv teilzunehmen.

Kontakt: Hanno Platz, h.platz@ged-pcb-mcm.de

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]Möchten Sie unser Know-how, unsere Erfahrungen und unsere Services im Bereich der 3D-Elektronik kennenlernen? Sprechen Sie mit uns über Ihre Anforderungen! 

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

FED-Regionalgruppe Düsseldorf: Zu Gast bei Schmersal in Wuppertal

[vc_row][vc_column width=“2/3″][vc_column_text]

FED-Regionalgruppe Düsseldorf: Zu Gast bei Schmersal in Wuppertal

Im vierten Stock des „tec.nicums“, dem eigenständigen Schulungszentrum der K. A. Schmersal GmbH & Co. KG in Wuppertal, hat man einen schönen Blick in das Bergische Land. Für Einblicke in Sachen Elektronik sorgte dort am 26. April 2018 die FED-Regionalgruppe Düsseldorf (FED, Fachverband Elektronik-Design e.V.) mit zwei Vorträgen im Rahmen der FED-Vortragsrundreise 2018:

  1. Vortrag: Tendenzen in der Baugruppen-Technologie / Miniaturisierung und Komplexität -Referent: Hanno Platz, GED Gesellschaft für Elektronik und Design mbH
  2. Vortrag: Röntgentest, eine zerstörungsfreie Analysemethode – Referent: Michael Mügge, Viscom AG

Das Interesse an den Themen war groß; die Veranstaltung zählte rund 40 Teilnehmer. Durch das Treffen führte Hubert Kesternich, stellvertretender Leiter der FED-Regionalgruppe Düsseldorf.

Zunächst stellte der Leiter Elektronik- und Softwareentwicklung bei Schmersal, Stefan Brenke, das 1945 gegründete Unternehmen vor. Schmersal ist führender Spezialist für Sicherheitsschaltgeräte und -systeme für den Personen- und Maschinenschutz. Danach gab FED-Vorstandsmitglied Klaus Dingler einen Überblick über die Neuigkeiten aus dem Verband. Der FED hat einen komplett neuen Internetauftritt, auch das Logo ist neu. Mitglieder haben die kostenlose Möglichkeit, sich im Dienstleisterverzeichnis einzutragen. Es gibt auch neue Suchkriterien, etwa nach Regionen. Wichtiger Hinweis: Die Einträge aus der alten Website konnten nicht übernommen werden, jeder muss sich neu eintragen. Ein Passwort für den Eintrag kann in der Geschäftsstelle angefordert werden.

3D-Elektronik und Röntgenanalysen

Den ersten Fachvortrag hielt GED-Geschäftsführer Hanno Platz, Leiter der FED-Regionalgruppe Düsseldorf und Leiter des FED-Arbeitskreises 3D-Elektronik, zum Thema 3D-Elektronik.

Moderne 3D-Elektronik ist ein wichtiger Schlüssel zu innovativen und effizienten Elektroniklösungen. Neue Aufbau- und Verbindungstechnologien (AVT) ermöglichen multifunktionale Integrationen von Sensorik, Aktorik und Elektronik. Um über das Potenzial der unterschiedlichen AVT sowie über aktuelle Entwicklungen und Zukunftsperspektiven zu informieren, hat der FED den Arbeitskreis 3D-Elektronik gegründet.

Foto: FED-Regionalgruppe Düsseldorf bei Schmersal April 2018

Im Fokus des neuen Arbeitskreises steht die große Bandbreite der 3D-Elektronik: Um Bauteile und Verbindungen in der dritten Dimension zu integrieren, gibt es heute eine ganze Reihe von Technologien und Möglichkeiten, die unter dem Begriff 3D-Elektronik fallen können. Beispiele sind:

  • Embedding – das Einbetten von aktiven und passiven Bauteilen in Leiterplatten und Module. Dazu gibt es unterschiedlichste Aufbauvarianten und Topologien.
  • MID (Moulded Interconnection Device) – kombiniert Gehäuse und Elektronik. Verschiedene Herstellungsvarianten ermöglichen es, Bauteile und Leiterbahnen auf Kunststoff zu bringen.
  • 3D-Druck – eine in der Mechanik etablierte Technologie, die jetzt auch in die Elektronik einzieht. Es gibt sowohl Multimaterialdrucker, die Kunststoff und Silber in einem Gerät drucken, als auch Geräte, die Multilayer-Leiterplatten drucken.
  • 3D-CSP (Chip Size Packaging) – kosteneffizientes Verfahren zur Integration von Elektronik, Mechanik, Sensorik etc. auf minimalen Raum.
  • Darüber hinaus haben sich weitere Technologien zur 3D-Integration etabliert, die zum Beispiel auf Keramik oder Fotopolymer-Materialien basieren.
  • Auch aus Flex- und Starrflex-Leiterplatten lassen sich dreidimensionale Elektronikkonzepte realisieren, genauso wie durch Zusammenstecken oder Löten einzelner starrer Leiterplatten.

Im zweiten Vortrag gab Michael Mügge von der Viscom AG einen umfassenden Einblick in zerstörungsfreie Methoden einer effizienten Fehleranalyse von bestückten Leiterplatten: ein spannender Vortrag über die Grundlagen und die Geschichte der Röntgentechnik. Dazu zeigte Mügge auch die Möglichkeiten und Grenzen dieser Inspektionstechnik auf. Sie bietet den großen Vorteil, Verdecktes und Vergrabenes darzustellen. Der Vortragsort hätte nicht passender sein können, denn der Erfinder der Technik, Conrad Röntgen, kam 1845 in Wuppertal zur Welt, nur ca. 15 km vom Vortragsort entfernt. Tipp: In Wuppertal gibt es nicht nur die Schwebebahn, sondern auch das Röntgenmuseum, ein Besuch lohnt sich.

Foto FED-Regionalgruppe Düsseldorf bei Schmersal im März 2018
V.l.r.: Klaus Dingler, Stefan Brenke, Hubert Kesternich, Hanno Platz, Michael Mügge

Nach den Fachvorträgen nutzten einige der Teilnehmer die Gelegenheit, die Produktion der Firma Schmersal in Wuppertal zu besichtigen. Neben der Elektronikfertigung konnten die Gäste auch die Kunststofffertigung mit den Spritzgießmaschinen besichtigen. Interessant ist, dass trotz der sieben weltweit verteilten Fertigungsstandorte, unter anderem in Brasilien, Indien und China, von den insgesamt 1.750 Mitarbeitern mehr als die Hälfte in Deutschland beschäftigt ist. Das ist bei der teilautomatisierten Fertigung mit einem nennenswerten Anteil an manuellen Fertigungsschritten für die verschiedenen Produkte durchaus bemerkenswert. Hergestellt werden 25.000 verschiedene Produkte wie Schaltgeräte zur Schutzüberwachung, Befehls- und Meldegeräte und optoelektronische Sicherheitseinrichtungen – und das für über 40.000 aktive Kunden. Das Unternehmen ist inhabergeführt und in der dritten Generation im Familienbesitz.

Die weiteren Termine der FED-Vortragsrundreise:

  • 12. Juni: Berlin
  • 13. Juni: Hamburg
  • 14. Juni: Hannover
  • 23. Oktober: Wien
  • 24. Oktober: Regionalgruppe München
  • 25. Oktober: Regionalgruppe Schweiz

Informationen zu den Veranstaltungen finden Sie hier.[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]Möchten Sie unser Know-how, unsere Erfahrungen und unsere Services im Bereich der 3D-Elektronik kennenlernen? Sprechen Sie mit uns über Ihre Anforderungen! 

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

Mit EQUIVert auf dem BMWi-Innovationstag Mittelstand

Training mit EQUIVert

[vc_row][vc_column width=“2/3″][vc_column_text]

Mit EQUIVert auf dem BMWi-Innovationstag Mittelstand

Training mit EQUIVertDas Bundesministerium für Wirtschaft und Energie (BMWi) hat GED mit dem neuartigen Biofeedbacksystem EQUIVert zur Ausstellung am „Innovationstag Mittelstand des BMWi 2018“ eingeladen. GED wird dort das innovative Trainingssystem zur Behandlung von Schwindelerkrankungen zusammen mit den Projektpartnern Fraunhofer Institut IMS und Universität Duisburg-Essen, Fachgebiet Elektronische Bauelemente und Schaltungen, präsentieren.

Nutzen Sie die Gelegenheit zum direkten Kontakt mit uns in der Hauptstadt!

Der Innovationstag Mittelstand feiert in diesem Jahr sein 25. Jubiläum. Mehr Informationen zur Veranstaltung in Berlin am 7. Juni 2018 finden Sie hier.[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]Mehr über EQUIVert erfahren Sie hier.

Sie möchten mehr über unsere Services im Bereich Elektrodesign wissen? 

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

Workshop FED-Arbeitskreis 3D-Elektronik: Neue Arbeitsfelder bestimmt, Kooperationsnetzwerk geplant

[vc_row][vc_column width=“2/3″][vc_column_text]

Workshop FED-Arbeitskreis 3D-Elektronik: Neue Arbeitsfelder bestimmt, Kooperationsnetzwerk geplant

Der FED-Arbeitskreis 3D-Elektronik hat am 12. März 2018 in einem offenen Workshop in Nürnberg seine Arbeitsschwerpunkte neu bestimmt. Der Vorsitzende des Arbeitskreises, GED-Geschäftsführer Hanno Platz, begrüßte in den Räumen der SEMIKRON Elektronik GmbH & Co. KG mehr als 25 Teilnehmer. In dem auch für Nicht-Mitglieder geöffneten Workshop diskutierten sie aktuelle Herausforderungen zur Systemintegration mit 3D-Elektronik.

In ihrer Einführung erläuterten Hanno Platz und Michael Matthes, stellvertretender Vorsitzender des Arbeitskreises, die Technologietreiber wie Elektromobilität, Industrie 4.0 und Medizintechnik sowie die Chancen und den Nutzen der 3D-Elektronik zur heterogenen Integration in der Mikroelektronik. Ziel des Arbeitskreises sei es, Wissen zur 3D-Elektronik zu sammeln und zu verteilen und den beteiligten Unternehmen eine Plattform zum Networking und für gemeinsame Projekte zu bieten. Darüber hinaus ist geplant, Schulungen zu entwickeln und in Normungs- und Standardisierungsgremien der Leiterplatten- und Elektronikindustrie mitzuarbeiten. Mitglieder des Arbeitskreises berichteten anschließend über die bisherigen Aktivitäten in den Bereichen Embbeded, Low Temperature Cofired Ceramics (LTCC), 3D Chip Scale Package, 3D-Druck, flexible/starrflexible Leiterplatten sowie 3D-Moulded Interconnect Devices (MID).

In der Nachmittags-Session erörterten und definierten die Teilnehmer die zukünftigen Fokusthemen des Arbeitskreises. Dabei kristallisierten sich vier Bereiche heraus: 3D-Druck/MID, Hybrid-Keramik, Flex-Starrflex sowie Embedded Technology. Aus diesen Gebieten wurde eine Reihe von aktuellen Fragestellungen diskutiert, denen sich der Arbeitskreis in Zukunft widmen wird.

Netzwerk ins Auge gefasst

Abschließend berichtete Christoph Bornhorn, Geschäftsführer des FED, über die Überlegungen zur Gründung eines Kooperationsnetzwerkes 3D-Elektronik, aus dem staatlich geförderte FuE-Projekte hervorgehen sollen. Er hob hervor, dass in diesem Rahmen nicht nur Projekte von Unternehmen oder Forschungseinrichtungen, sondern auch das Netzwerkmanagement gefördert würde. Dadurch verringere sich der administrative Aufwand erheblich. Momentan werde ein Querschnittsthema für dieses Netzwerk definiert.[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]Möchten Sie mehr über den FED-Arbeitskreis 3D-Elektronik erfahren? Informieren Sie sich auf der Webseite des Arbeitskreises 

Sie können uns auch einfach anrufen:

+ 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.[/vc_message][vc_column_text][/vc_column_text][/vc_column][/vc_row]

Innovations-Auszeichnung für EQUIVert

[vc_row][vc_column width=“2/3″][vc_column_text]

Innovations-Auszeichnung für EQUIVert

Bild: GED erhält Auszeichnung beim Innovationspreis von ZENIT
Auszeichnung „Erfolg durch Kooperation“ beim Innovationspreis des Netzwerkes ZENIT e.V.; v.l.n.r.: GED-Geschäftsführer Hanno Platz, NRW-Wirtschaftsminister Prof. Dr. Andreas Pinkwart, Burkhard Heidemann, Fraunhofer IMS, Juryvorsitzender Prof. Dr. Oliver Koch, Hochschule Ruhr West, Dr. Reinhard Viga, Universität Duisburg © Foto Netzwerk ZENIT e.V.

Beim renommierten Innovationspreis des Netzwerks ZENIT e. V. hat GED eine Auszeichnung für EQUIVert, das weltweit einzigartige Biofeedbacksystem zur Schwindeltherapie, erhalten. Als Schirmherr des Wettbewerbs überreichte NRW-Wirtschaftsminister Prof. Dr. Andreas Pinkwart am 7. März 2018 in Mülheim an der Ruhr die Urkunde an GED-Geschäftsführer Hanno Platz.

GED zählt damit zu den fünf Unternehmen, die neben dem Wettbewerbssieger ausgezeichnet wurden. Um den Innovationspreis 2017/2018 hatten sich insgesamt 22 Projekte mit hoch interessanten Wettbewerbsbeiträgen beworben. Unter dem Motto „Erfolg durch Kooperation“ hatte das Netzwerk NRW-weit innovative Produkt- und Dienstleistungsideen gesucht, die in Kooperation eines mittelständischen Unternehmens mit einer Hochschule oder Forschungseinrichtung bzw. von Unternehmen untereinander entwickelt wurden. Weil die Qualität der eingereichten Beiträge außergewöhnlich hoch war, erhielten gleich sechs Projekte eine Auszeichnung. Die Laudatio vor über 100 Gästen hielt der Juryvorsitzende Prof. Dr. Oliver Koch von der Hochschule Ruhr West.

Über EQUIVert

EQUIVert ist ein Gemeinschaftsprojekt von GED, Fraunhofer-Institut für Mikroelektronische Schaltungen und Systeme IMS, Universität Duisburg-Essen – Fachgebiet Elektronische Bauelemente und Schaltungen (EBS) und dem HNOnet NRW eG. Die Entwicklung wurde vom Bundesministerium für Wirtschaft und Energie im Rahmen des Zentralen Innovationsprogramms Mittelstand (ZIM) gefördert. Die Lösung besteht aus drei Komponenten, die im Rahmen von Diagnostik und Therapie unterschiedliche Zwecke erfüllen. Momentan befindet sich das System am Ende der Zulassungsphase.

Schon jetzt habe sich das Engagement bezahlt, verdeutlicht Hanno Platz: „Unser Geschäftsmodell, das bislang vor allem aus dem Dienstleistungsgeschäft für Elektrodesign besteht, wird durch die Zertifizierung als Hersteller von Medizinprodukten und dem daraus abgeleiteten neuen Geschäftsbereich deutlich erweitert. Durch die Zusammenarbeit mit Forschungsinstituten im medizinischen Umfeld konnten wir neue Ansätze für die internen Forschungs- und Entwicklungstätigkeiten implementieren, auf deren Grundlage jetzt weitere Entwicklungen möglich sind.“

Mehr zu EQUIVert erfahren Sie hier.

Das Wettbewerbsthema „Innovation durch Kooperation“ sollte die großen Potenziale aufzeigen, die sich durch die Zusammenarbeit von Akteuren aus Wirtschaft und Wissenschaft oder Unternehmen untereinander erschließen lassen. Der „Transfer von Wissen und Innovation zwischen Hochschulen und den Unternehmen wird künftig immer mehr zu einem Erfolgsfaktor für die wirtschaftliche Entwicklung in Deutschland werden“, betonte Prof. Koch in seiner Laudatio.

Das Netzwerk ZENIT e. V. ist neben dem Land NRW und einem Bankenpool einer von drei Gesellschaftern der ZENIT GmbH. Diese unterstützt seit 1984 im Auftrag von EU, Bund und Land vor allem kleine und mittlere technologieorientierte Unternehmen sowie Hochschulen bei deren Innovations- und Internationalisierungsaktivitäten und bringt potenzielle Partner aus Wirtschaft und Wissenschaft zusammen.[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]Mehr über EQUIVert erfahren Sie hier. Sie möchten mehr über unsere Services im Bereich Elektrodesign wissen? Sprechen Sie mit uns über Ihre Anforderungen! 

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.[/vc_message][vc_column_text][/vc_column_text][/vc_column][/vc_row]