Simulationstools zur Analyse der Power-Integrität

[vc_row][vc_column width=“2/3″][vc_column_text]

Simulationstools zur Analyse der Power-Integrität

Verbesserung des EMV-Verhaltens und Erhöhung der Zuverlässigkeit von Leiterplatten

Lowpower-Anwendungen wie IoT und Wearable oder Highspeed-Anwendungen wie in Embedded-Systemen mit hohen Taktraten arbeiten häufig mit stark reduzierten Versorgungsspannungen. Damit ist der Spannungsabfall im System eine nicht mehr zu vernachlässigende Größe.
Zur Analyse der Stromdichteverteilung, des Spannungsabfalls und der Kupfererwärmung nutzt GED zwei unterschiedliche Simulationstools, das HyperLyxnx PI (Power Integrity) und seit neuestem das Physics-Tool von EasyLogix. Steigende Integrationsdichten, höhere Taktraten und neue Bus- und Bauteilegenerationen erfordern den Einsatz derartiger Simulationswerkzeuge. Die Einsatzgebiete sind vielfältig:

  • Optimierung des Powersystems auf der PCB = Verbesserung der EMV-Festigkeit
  • Homogene Powerplanes verbessern die HF-Rückstrompfade
  • Neue FPGA- und CPU-Bauteile benötigen ein optimales PDN-System
  • Highspeed-Elektronik mit hohen Taktraten erzeugt große Lastwechsel im PDN
  • Leistungselektronik benötigt möglichst verlustarme Verbindungen
  • Serienprodukte müssen möglichst kostenoptimiert sein = weniger Kupfer
  • Alle Systeme müssen eine hohe Zuverlässigkeit aufweisen

Grafik SpannungsabfallDie Grafik links macht deutlich, dass bei niedrigen Versorgungsspannungen und hohen Strömen der Spannungsabfall nicht vernachlässigbar ist. Die PI-Analyse ermöglicht einen genauen Einblick in das Stromversorgungsnetz einer Leiterplatte.

Aufgrund der inzwischen sehr niedrigen Versorgungsspannungen in PCB-Systemen hat der Entwickler keinen Spielraum mehr, unzulässige DC-Spannungsabfälle im Stromversorgungsnetz zu tolerieren. Um die nötige Leistungsintegrität (kurz PI oder Power Integrity) sicherzustellen, sind spezielle Tools erforderlich. Der Leiterplatten-Designer braucht den sicheren Einblick in das Energieversorgungssystem der Platine (PDN, Power Delivery Network). Für jeden Vcc-Pin muss die Versorgung im Betrieb auch bei hohen Taktraten gewährleistet sein. Per Softwaretool lassen sich der statische DC-Spannungsabfall (IR-Drop) und das dynamische Verhalten des Stromversorgungssystems analysieren.

Auch unter EMV- und Kostenaspekten ist es sehr wichtig, dass alle Baugruppen auf einer Leiterplatte ausreichend mit Strom versorgt werden, ohne dass zusätzliche Lagen oder eine größere Fläche auf der Leiterplatte nötig sind.

Mit den neuen Simulations- und Analysetools kann der Designer sicher stellen, dass die Leiterplatte überall genügend Kupfer zwischen der Stromquelle und allen Lasten aufweist, um eine ausreichende Energieversorgung für alle Lastfälle gewährleisten zu können.

Mentor Graphics Video zur Funktion von HyperLynx PI  (6 Min.): Link

Ohmscher Effekt der Verlustleistung

Ist der Spannungsabfall über einen Zuführungspfad (Leiterbahn oder Fläche) aufgrund eines zu geringen Kupferquerschnitts zu groß, wird die am Bauteil anliegende Spannung zu klein. Dies führt dann oft zur Fehlfunktion des Bauteils.

Auch Engstellen von Leiterzügen, oft auch in flächigen Verbindungen, erzeugen Verluste in Form von Wärme. Beide Gründe führen bei nicht ausreichendem Querschnitt zur weiteren Erwärmung des Kupfers, wodurch der Widerstand der Verbindung steigt. Zusätzlich können jetzt die Leiterbahnen auch die Bauteile mit erwärmen, was dann automatisch zur thermischen Überlastung führt, bei großen Strömen auch zur Zerstörung der Leiter oder Bauteile.

Grafik_HyperLynx

Das HyperLynx-Tool bietet schnelle Simulationsergebnisse und eine verzögerungsfreie 3D-Anscht, selbst bei komplexen Leiterplatten.

Solche Schwachstellen von Verbindungen oder Einschnürungen auf Plane-Lagen lassen sich auf der bestückten Baugruppe nur mittels Thermografie auffinden. GED verfügt dafür über eine hochauflösende Thermografie-Kamera von FLIR. Im Vergleich stimmen Simulation und Thermografie der bestückten Baugruppe im Bereich von +/- 10 % überein.

Schwierig bis unmöglich wird die Überprüfung mittels Thermaografie jedoch, wenn die potenzielle Schwachstelle von Bauteilen verdeckt wird, was bei höher integrierten Schaltungen eher die Regel ist. Deshalb wird es unabdingbar, die Analyse bereits vor der Fertigstellung vorzunehmen. Ansonsten sind aufwändige Fehlersuchen und Redesigns die Folge.

Thermal- und DC-Drop-Simulation mit PCBi-Physics

Das Tool „Physics“ von EasyLogix bietet neben der Möglichkeit der thermischen Simulation des Leiterplattendesigns auch DC-Drop-Analysen beziehungsweise Stromdichtenanalyse. Basis für die „Physics Engine“ ist die Spezialsoftware TRM (Thermal Risk Managment) von Adam Research. Damit lassen sich Multilayer Boards, SMD-Wärmequellen, eingebettete Bauteile, Pins, Stromschienen und verschiedene Arten von Durchkontaktierungen simulieren.

Durch Angabe von Quelle und Senke (z. B. Bauteilpin) sowie Eingabe der Stromstärke kann beispielsweise an einer unterschiedlich breiten Leiterbahn die Stromdichte im jeweiligen Leiterbahnpunkt simuliert werden. Anhand einer grafischen Darstellung werden so die Engstellen sichtbar, die zu verbessern sind.

Da die Temperaturverteilung (Entwärmung) einer Leiterplatte von vielen Faktoren abhängen kann, wie etwa von der Kupferverteilung auf benachbarten Lagen oder aber die Entwärmung durch ein Gehäuse, ist oft nur eine Aussage über die Qualität der Leiterbahnführung möglich. Dies kann jedoch entscheidend dazu beitragen, kritische Engstellen zu lokalisieren und vor allem vor der Produktion der Leiterplatte zu beseitigen. So kann mit überschaubrem Aufwand bereits in der Entwicklungsphase der Leiterplatte eine schrittweise Optimierung des Designs erfolgen – noch vor der Fertigung von Prototypen.

Auf dieser Abbildung sieht man die erhöhte Stromdichte an Einschnürungen der Kupferfläche:

Grafik Einschnürungen Kupferdichte

 

 

 

 

 

 

 

 

 

 

 

 

 

Eine weiteres, sehr interessantes Einsatzgebiet ist die Funktion zur Kostenoptimierung der Leiterplatte bei Dickkupferanwendungen für Leistungselektronik. Mit Vergleichssimulationen lässt sich mögliches Kosteneinsparungs-Potenzial ermitteln. Hat die Leiterplatte z. B. eine Kupferdicke von 200µm kann man mit einem Simulationslauf mit reduziertem 105µm Kupfer ermitteln, ob die zulässige Erwärmung damit noch erreichbar ist. Die Simulation kann also Einsparmöglichkeiten bezogen auf Rohstoff, Platz und Kosten aufzeigen.

GED bietet als Service zum Leiterplatten- und Systemdesign die Analyse der Powerintegrity mit Physics und HyperLynx PI. Hier bestehen Importmöglichkeiten aus allen gängigen CAD-Tools wie Zuken, Cadance oder Altium. 

EasyLogix verwendet Gerberdaten oder ODB+ Daten.

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]GED bietet als Service zum Leiterplatten- und Systemdesign die Analyse der Powerintegrity mit Physics und HyperLynx PI. Möchten Sie mehr erfahren?

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

Empfohlene Beiträge