Beschaffungsprobleme vermeiden: Obsolescence Managment by Design

Beschaffungsprobleme vermeiden: Obsolescence Managment by Design

Foto: COG, Deutschland, Quartalsmeeting März 2019
COG Deutschland, Quartalsmeeting März 2019

Welche Maßnahmen können in der Design- und Entwicklungsphase helfen, um die zunehmenden Schwierigkeiten bei der Beschaffung elektronischer Bauteile zu reduzieren?

Auf dem ersten Quartalsmeeting des COG Deutschland e.V. am 12. März 2019 in Kassel hat GED-Geschäftsführer Hanno Platz zu dieser Frage einen Vortrag gehalten. Der Industrieverband Component Obsolescence Group Deutschland e. V. (COGD e.V.) bietet Gleichgesinnten eine Plattform zum Thema Obsolescence Management. Ziel ist es, die Folgen der Nichtverfügbarkeit von Komponenten in Produkten zu minimieren oder diesen Fall zu verhindern.

In der Elektronikbranche verschärft sich aktuell die Problematik von längeren Lieferzeiten, von knappen Verfügbarkeiten oder auch der kurzfristigen Abkündigung von Bauteilen. Dabei gibt eine ganze Reihe von neuen Technologien, die das Thema Bauteile-Obsoleszenz in den nächsten Jahren noch deutlich verschärfen. Neue Megatrends in der Elektronik benötigen erheblich mehr Bauteile durch höhere Stückzahlen, steigende Funktionalität und kürzere Lebenszyklen. Dies sind Trends wie:

  • Autonomes FahrenObsoleszenz Startbild
  • E-Mobilität
  • Neue Energien, Smart Home
  • Robotik, Drohnen
  • Internet of Things (IoT), Industrie 4.0
  • Big Data, Künstliche Intelligenz
  • Smart-Watch, Smart-Speaker, VR-Brillen
  • Wearables
  • Smartphones
  • 5G-Mobilfunk.

Stichwort höhere Stückzahlen: Allein bei der Sprachbox Alexa wird in diesem Jahr eine Steigerung der Produktion von 100 auf 250 Millionen Stück erwartet. Auch die Elektromobilität startet jetzt mit 5,6 Millionen E-Fahrzeugen (= 64 % plus, 50 % davon China) spürbar durch, wobei die komplette Infrastruktur wie Ladestationen zu einer großen Zusatznachfrage führt. Der Bedarf an diskreten Bauteilen in den E-Autos ist erheblich. So sind im Schnitt in jedem dieser Fahrzeuge rund 3.000 MLLC-Kondensatoren verbaut, im Tesla sind es sogar 18.000 Kondensatoren pro Wagen. Auch die Mengen an diskreten Bauteilen in Handys steigen enorm. Im aktuellen iPhone 10 wurden 30-40 % mehr Bauteile eingesetzt. So sind sage und schreibe in jedem Handy etwa 1.000 MLLc und 1.200 Widerstände verbaut.

Kleine statt große Bauformen

Für Deutschland und Europa ergibt sich daraus jedoch noch eine weitere Problematik. Rund 90 % des weltweiten Bedarfs an elektronischen Bauteilen wird in Asien verarbeitet! Auf Europa entfallen nur 7-8 %. Es liegt also auf der Hand, wer den größeren Einfluss auf Verfügbarkeit und Lieferzeiten von Bauteilen hat. Das führte bereits 2018 zu Engpässen, selbst bei Widerständen und Kondensatoren. Die großen Supplier von Rs und Cs gehen vermehrt dazu über, größere Bauformen komplett aus dem Programm zu nehmen. So sind Bauteile mit Bauform 1206 und 0805 bei Murata Co. abgekündigt, selbst die Bauform 0603 wird nur in geringeren Mengen produziert. Durch den enormen Bauteilebedarf bei den Smartphones sind dort inzwischen Bauform 0201 und 01005 das, was strategisch in größter Stückzahl produziert wird. Übrigens werden auch für Standard-Industrieanwendungen die kleinen Bauformen immer unumgänglicher. Gerade bei hochpoligen FPGAs oder Microcontrollern sind viele Abblockkondensatoren möglichst nahe am jeweiligen Bauteilepin zu platzieren. Das gelingt dann nur mit Bauform 0201 oder besser noch kleiner.

Beschaffung mit Weitsicht

Das bedeutet, in der Entwicklungs- und Designphase ist es zukünftig wichtiger denn je, besondere Vorkehrungen im Hinblick auf Obsoleszenz und lange Lieferzeiten zu treffen. Natürlich wäre die erste Forderung stets, eine Second Source zu bestimmen. Das ist leider nicht immer möglich. Dagegen sind generelle Festlegungen, wie nur ein Fabrikat für Keramikkondensatoren festzuschreiben, sehr eingrenzend und gefährlich. Der Einsatz von speziellen Modulen, z. B. Powermodule, ist in der Regel auch damit verbunden, dass nur Bauteile von einem Hersteller verwendet werden können.

Aber womit fängt die Lösung des Problems dann an? Bei der Bauteile-Auswahl steht der Entwickler vor einer großen Anzahl an Optionen. Ein Beispiel: Bei einem MLLC mit 100 nF und Bauform 0402 bietet ein bekannter Distributor derzeit schon einmal 374 Möglichkeiten an. Lässt man hier dem Entwickler in der Entscheidung freie Hand, entstehen schnell unnötige Einschränkungen. Deshalb empfiehlt sich bei der Beschaffung und Festlegung neuer Bauteile eine klare strategische Vorgabe oder eine Prüfung durch entsprechende Abstimmung und Zusammenarbeit mit der Einkaufsabteilung. Bei der ausgelagerten Fertigung über EMS-Dienstleister ist es wichtig, deren Lager zu berücksichtigen und/oder zu kennzeichnen, welche Bauteile nicht auf einen Typen oder Hersteller festgelegt sind. Ausgewählte Bauteile sollten eindeutig identifizierbar sein. Neben der Festlegung des elektrischen Werts und der Bauform des Bauteils sind auch Angaben über die Spannungs- und Toleranzklasse relevant.

 

Obsolescence by design: Maßnahmen im Leiterplattendesign – große Bauteile
Maßnahmen im Leiterplattendesign – große Bauteile

 

 

Welche Vorgehensweise ist sinnvoll und welche Angaben sollte die Stückliste/BOM enthalten?

A. Gezielte Auswahl neuer Bauteile:

  • Analyse zur Produktdefinition in der Vorprüfung (PDR), Critical Design Review (CDR) etc.
  • Klassifizierung der eindeutigen, zweideutigen und fehlerhaften Teileidentifikationen/-beschreibungen
  • Identifizierung der Ursachen für unzureichende Bauteilebeschreibungen
  • Alternative Bauteile, Second Source

B. Minimal Angaben für eine exakte Bauteile-Identifikation:

  • Name und/oder Beschreibung
  • Teilenummer(n) aus dem OEM(s)/OCM(s)
  • Namen der OEM(s)/OCM(s)
  • Hersteller-Code (CAGE = Commercial-and-Government-Entity-Code)
  • NSN-/NATO-Nummer (National Stock Number oder NATO Stock Number)
  • Anzahl der benötigten Teile pro Baugruppe

Liste Bauteile

C. Darüber hinaus sollte man folgende Punkte generell berücksichtigen:

  • Verfügbarkeit der ausgewählten Bauteile prüfen, insbesondere bei neuen Typen
  • Abkündigungen und „End of Life“ (EOL) und „Part Change Notification“ (PCN) prüfen
  • Immer A-Bauteile wie Controller, Speicher, Stecker, Display usw. auf Lieferzeiten prüfen
  • Auch C-Bauteile frühzeitig auf Lieferfähigkeit prüfen
  • Frühe Abstimmung mit dem Baugruppenfertiger, BOM-Analyse
  • Materialbeschaffung für Serienstart früher planen und Material früher bestellen
  • Regelmäßige Überwachung der Materialien

Obsolescence by design: Möglichkeiten im Entwurfsprozess – zur Not Piggyback Board
Möglichkeiten im Entwurfsprozess – zur Not Piggyback Board, mit Ersatzschaltung

 

Kurz gesagt, es empfiehlt sich, weitsichtig zu denken und zu planen:

  1. Ersatztypen festlegen, Second Source in die BOM aufnehmen.
  2. Bei kritischen Bauteilen alternative Gehäuseformen im Layout vorsehen.
  3. Frühzeitige Serienplanung und Materialbeschaffung, ggf. Lagermenge anlegen.
  4. Vorsicht bei Bauteilen wie Displays, MEMS Mikro, Powermodule usw., Material optional selbst bevorraten.
  5. Ggf. „alternative shapes“ für kritische Bauteile vorsehen.
  6. Je größer die Serie, desto wichtiger ist eine frühzeitige Planung.
  7. Bei Ersatzbeschaffung über Broker oder Refurbished-Anbietern ist Vorsicht geboten.

GED verfügt aus mehr als 30 Jahren Erfahrung in Entwicklung und Design über Designstrategien, die bestimmte Risiken deutlich minimieren können. Beispiele werden in einer der nächsten Ausgaben des Newsletters gezeigt.

Möchten Sie mehr über Obsolescence Managment by Design erfahren?

Rufen Sie uns an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie uns Ihre Nachricht.

Technologienetzwerk 3D-Elektronik: Neue Plattform für die Zusammenarbeit zwischen Industrie und Forschung

Technologienetzwerk 3D-Elektronik: Neue Plattform für die Zusammenarbeit zwischen Industrie und Forschung

Gruppenfoto Start des Technologienetzwerks 3D-ElektronikEine gelungene Kickoff-Veranstaltung des „Technologienetzwerk 3D-Elektronik“, das der FED Fachverband Elektronik Design e.V. ins Leben gerufen hat, fand am 14. Februar im inHaus-Zentrum des Fraunhofer-Instituts IMS in Duisburg statt. Damit ist der Startschuss für eine Kooperationsplattform gefallen, die gerade auch kleinen und mittleren Unternehmen (KMU) die Möglichkeit bieten, einfach und schnell eigene Innovationsprojekte auf dem Gebiet der Elektronik-Entwicklung und -Produktion voranzubringen. Drei Universitäten und fünf Fraunhofer-Institute nahmen teil, die das Netzwerk mit den verschiedenen Fach- und Forschungskompetenzen unterstützen.

Interessante Projekte, wegweisende Diskussionen

GED-Geschäftsführer Hanno Platz eröffnete die Sitzung mit der Vorstellung des FED und der Gastgeber stellte das Fraunhofer Institut für Mikrosystemtechnik IMS vor, das eine „Siliziumfertigung“ und ein „Hospital Engineering Labor“ im Haus hat. Danach übernahm die Jöckel Innovation Consulting GmbH „JÖIN“ die Leitung der Sitzung, die mit einem „lebendigen Soziogramm“ den Teilnehmern einen kognitiven Einstieg in die Sitzung gab.

Im ersten Teil der Innovationssession stellten die Industrieteilnehmer (KMU) ihre Ideen und geplanten Projekte vor, wozu dann erste Fragestellungen diskutiert wurden. In der offenen Runde erhielten die Firmen bereits gute Hinweise von den Instituten über mögliche Unterstützungen. Gerade Themen um Elektronik-Integrationslösungen in Kunststoff und Keramik ergaben interessante Diskussionen.

AK3D Kickoff Technologienetzwerk foto3
„Hospital Engineering Labor“ im inHaus

Nach der Mittagspause erhielten die Teilnehmer eine Führung durch das „Hospital Engineering Labor“. Hier bietet das IMS der Industrie die Möglichkeit, neue medizinische Verfahren und Gerätschaften in möglichst realer Umgebung eines Krankenhauses oder Pflegeheims aufzubauen und zu testen.

Im zweiten Teil der Innovationssession wurden in einer Kreativphase Kleingruppen gebildet, die sich mit den konkreten Projektideen beschäftigten. Hier hatten die KMU Gelegenheit, sich mit einem Forschungspartner zusammen zu ihren Themen zu vertiefen. Spontan ergaben sich erste interessante Anbahnungen in beide Richtungen. Auch die Forschungsinstitute haben eine Vielzahl von sehr interessanten Forschungs- und Technologiethemen vorliegen, die sie gerne mit Industriepartnern zu Produkten entwickeln möchten.

Eine größere Gruppe bildete sich zum Thema „Neue Verbindungstechniken für Sensorik + für Leistungselektronik“. Die Brainstorming-Runde brachte bereits so viel Ideenpotenzial, dass mehrere Diskussionsteilnehmer Interesse an einem gemeinsamen Projekt zeigten. Die Fördermöglichkeiten für dieses Projekt werden aktuell geprüft. Eine Einbindung von Großunternehmen könnte sich hierbei als vorteilhaft darstellen.

Gute Ergebnisse

FED AK3D Kickoff Technologienetzwerk foto2Am Ende präsentierte jede Gruppe die Ergebnisse vor der gesamten Runde. Für die Teilnehmer war es ein gutes Ergebnis. Für ihre Projektideen erhielten sie technische Lösungshinweise und lernten mögliche Forschungspartner im Vorfeld kennen. Die Fachberaterinnen von JÖIN, Katja Hein und Sophia Bäppler, gaben den Netzwerkteilnehmern Hinweise zum Inhalt und zur Strukturierung von ZIM-Förderanträgen. Wichtig für die Zusage einer Förderung durch das ZIM sind der Innovationsgehalt sowie die guten Markt- und Verwertungschancen der Projekte. Dafür bietet JÖIN wichtige Unterstützung bei der Formulierung und Ausarbeitung der Anträge und auch später bei der Abrechnung und Erstellung der Berichte.

Es wurde gemeinsam beschlossen, dass im Mai ein weiteres Treffen in Dresden beim Fraunhofer IKTS stattfindet. Bei Interesse können im Netzwerk noch weitere Industrie- und Forschungspartner mitmachen. Die aktuellen Mitglieder des Netzwerks haben jedoch ein Vetorecht bei der Aufnahme weitere Teilnehmer.

Initiative des FED-Arbeitskreises 3D-Elektronik

Die Initiative für das neue Netzwerk ging vom FED-Arbeitskreis 3D-Elektronik aus. Er hat dafür Forschungskompetenzen aus unterschiedlichen Fachbereichen und -disziplinen sowie verschiedenen Bereichen der Aufbau- und Verbindungstechnik (AVT) zusammengeführt. Der Hintergrund: Künftige Elektronikkonzepte erfordern neue Techniken und Materialien, um „smarte Elektronik“ zu schaffen. Generative Verfahren wie der 3D-Multimaterialdruck, Kombinationen aus Keramik und flexible Leiterplatten oder dehnbare Substrate für medizintechnische Lösungen erfordern kooperative Grundlagenentwicklungen oder gar die gemeinsame Erforschung ganz neuer Möglichkeiten. Im Rahmen des Netzwerks entwickeln die Industriepartner gemeinsam mit den zehn Instituten neue Projektideen. Aufgrund des sehr weiten Kompetenz- und Know-how-Spektrums der Netzwerkpartner können Projektteams Ideen effektiv und ganzheitlich umsetzen.

Für Informationen zum Netzwerk und dessen Rahmen- und Eintrittsbedingungen stehen seitens des Arbeitskreises 3D-Elektronik Hanno Platz (GED mbH) und bei der Jöckel Innovation Consulting GmbH  Frau Katja Hein zur Verfügung.

embedded world 2019: GED zeigt innovative Eigenentwicklung!

embedded world 2019: 

GED zeigt innovative Eigenentwicklung!

messetermin embedded world 2019Über 32.000 Fachbesucher, über 1.000 Aussteller 2018: Die embedded world in Nürnberg ist eine Weltleitmesse für Embedded Systeme. In diesem Jahr treffen Sie dort auch GED! Sie finden uns auf dem Stand unseres Kooperationspartners, den Softwarespezialisten van Rickelen GmbH & Co. KG. Die embedded world Exhibition & Conference 2019 findet vom 26. bis 28. Februar in Nürnberg statt.

GED präsentiert eine innovative Eigenentwicklung: die flexible IoT-Lösung GED SensorNode, ein Baukasten für intelligente Multisensorik (u. a. Kraft- und Temperaturmessung), völlig autark dank Energy Harvesting. Durch den hohen Miniaturisierungsgrad (18 x 30 mm) kann das Flex-Substrat in freie Gehäuseformen angepasst werden, beispielsweise in Werkstücken wie Wellen.  

Die Sensorknoten übertragen die Messdaten per Bluetooth. Durch ihre sehr kleine Bauform bieten sie ganz neue Möglichkeiten zum Einsatz in Werkstücken und Werkzeugen, sowie bei anderen schwierigen Einbausituationen.

Kundenspezifische IoT-Sensorlösungen – GED SensorNode:

  • Hardware-Baukasten für Kraft-, Temperatur-, Druck-Messung u. a.
  • Softwareplattform zur Konfiguration des Sensorknotens
  • Gehäusedesign für Kunststoff- und Metallgehäuse
  • Programmierung für die Sensordaten-Vorverarbeitung (z. B. Predictive Maintenance)
  • Anbindungen an PPS und ERP über Gateway oder Cloud

Diese Innovation zeigt einmal mehr: GED unterstützt Kunden gezielt bei der Entwicklung und Miniaturisierung mittels hochmoderner ,praxisnaher 3D-Elektronik-Konzepte.

GED SensorNode 190205

Über die embedded world

Alljährlich bietet die embedded world Exhibition&Conference in Nürnberg der Embedded-Community eine optimale Gelegenheit, sich über Neuheiten zu informieren, sich auszutauschen und wertvolle Kontakte zu pflegen und aufzubauen. Die mehr als 1.000 Aussteller präsentieren den State of the Art in allen Embedded-Technologien, von Bauelementen, Modulen und Komplettsystemen über Betriebssysteme und Software, Hard- und Softwaretools bis zu Dienstleistungen rund um Embedded-Systeme.

Unser Tipp: Nutzen Sie Ihren Messeaufenthalt, besuchen Sie uns auf unserem Messestand, sprechen Sie mit uns über Ihre Projekte: embedded world, 26. bis 28. Februar 2019, Nürnberg, Messezentrum, Halle 4-370, Stand 370.

Für weitere Informationen stehen wir Ihnen gern zur Verfügung: Kontaktieren Sie uns!

 

GED. High speed. High density. High power.

Wollen Sie mehr über GED SensorNode und unsere Services und Kompetenzen in der 3D-Elektronik erfahren?

Rufen Sie uns an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie uns Ihre Nachricht.

Herausforderung 3D-Leiterplatten mit Embedded Components

Herausforderung 3D-Leiterplatten mit Embedded Components

Zahllose Anwendungen erfordern eine hohe Integration und Packungsdichte auf der Leiterplatte. Die Bauteilehersteller haben darauf mit immer kleineren Bauteilbauformen und kleineren Pitchmaßen der Anschlüsse reagiert. Aber gerade in der Sensorik reicht auch das oft nicht mehr aus, die Bauteile auf beiden äußeren Lagen zu bestücken. Die Lösung heißt „3D-Embedded Components“. Mit dieser neuen Technologie gibt es die Möglichkeit, sowohl passive als auch aktive Bauteile direkt in die Leiterplatte hinein zu integrieren.

Einsatzgebiete, Vorteile und Herausforderungen

3D-Embedded-Components-Leiterplatten spielen bei hochintegrierten Bauteilen und Modulen sowie bei der funktionalen Integration eine große Rolle: Diese Leiterplatten werden in den verschiedensten Bereichen eingesetzt, wie µC-Module, Sensorik, Powermodule (MOSFET, IGBT) und LED-Anwendungen. Die 3D-Embedded-Components-Leiterplatten bieten dafür eine ganze Reihe von Vorteilen:

  • Embedding2018 Bild 1höhere Packungsdichte, reduzierte Leiterplattengröße,
  • verkürzte Signalwege,
  • Isolation für Hochspannungen (Luft- und Kriechstrecken),
  • Schutz der Bauteile vor Umwelteinflüssen,
  • Bessere Entwärmung, z. B. bei Leistungsbauteilen (MOSFET),
  • integrierte Schirmung, EMV-Schirmung,
  • Integration von Spulen, Antennen etc.
  • Plagiatsschutz.

So entstand auf Basis der Embedded-Components-Technologie in den letzten Jahren eine Vielzahl von miniaturisierten Bauteilen, u.a. auch für Massenanwendungen wie MEMS-Mikrofone oder Leiterplatten in Smartphones.

Freilich gilt auch: Beim Design sind einige Anforderungen und Regeln zu beachten, wenn eine zuverlässige und kostenoptimale Lösung erreicht werden soll. Auch die Frage, welche CAD-Systeme welche Technologievarianten unterstützen, ist vorher zu klären. Nur mit der richtigen Designstrategie und einiger Erfahrung lassen sich sehr interessante, passgenaue Lösungen realisieren!

3D-Leiterplatten: Unterschiedliche Aufbau-Technologien

Grundsätzlich werden drei verschiedene Verfahren verwendet, um Innenlagen für Bauteile zu nutzen:

1) 3D-Embedded Flip-Chip-Technologie:Embedding2018 Kasten 1

Die Anschlusspads benötigen eine Goldschicht und werden mit einem Leitkleber auf einen strukturierten Leiterplattenkern geklebt. Der bestückte Kern wird anschließend zu einem Multilayer verpresst und es folgen die weiteren Leiterplattenprozesse. Verwendet werden nahezu ausschließlich ungehäuste ICs (bare die). Die Beschaffung der Bauteile, insbesondere in geringen Stückzahlen, muss frühzeitig geklärt werden.

 

 

 

 

 

 

2) 3D-Embedded µVia-Technologie:Embedding2018 Kasten 2

Die Bauteile werden bei diesem Verfahren bestückt und anschließend zu einem Multilayer verpresst. Die Verbindung zum Bauteil erfolgt über Sacklochbohrungen in Form von µVias, die direkt auf dem Bauteilpad durch galvanische Ankontaktierung hergestellt werden. Voraussetzung dafür ist, dass die Oberflächen der Bauteileanschlüsse eine Kupferterminierung aufweisen. Die

Beschaffung von geeigneten Bauteilen ist eingeschränkt bzw. schwierig.

 

 

 

 

 

 

3) 3D-Embedded-Solder-Technologie:Embedding2018 Kasten 3

Auf einen strukturierten Leiterplattenkern werden Standard-SMD-Bauteile im Reflow-Verfahren (bleifrei) aufgelötet. Dieser Kern wird dann zu einem Multilayer verpresst. Da Standard-SMD-Bauteile verwendet werden, ist die Auswahl an geeigneten Bauteilen entsprechend hoch.

Dennoch bestehen folgende Einschränkungen:

  • Die Bauteile müssen zusätzlich die thermische Belastung der Leiterplattenfertigung aushalten (erhöhter Temperaturbereich empfohlen).
  • Die maximale Bauteilhöhe ist abhängig vom Lagenaufbau.
  • keine Bauteile mit Flüssigkeiten (Elektrolyte), z. B. Elkos
  • keine Bauteile mit Luft im Bauteil, z. B. Quarze
  • keine Bauteile, die von außen zugänglich sein müssen, z. B. Steckverbinder, Schalter, Taster u. a.
  • keine Bauteile, die einen Zugang zur Umwelt benötigen, z. B. Sensoren

Funktionstest erforderlich

Bild 4: Bauteile in der Innenlage (teilbestückt)
Bild 4: Bauteile in der Innenlage (teilbestückt)

Weil ein Zugriff auf die „vergrabenen“ Bauteile nicht mehr möglich ist, sollte die Schaltung auf jeden Fall ausreichend getestet sein. Es besteht keine Reparaturmöglichkeit für die innenliegenden Komponenten, weshalb entsprechende Testkonzepte entwickelt werden müssen. Dazu stehen unterschiedliche Testverfahren zur Verfügung, die zum Teil aber von der Schaltungstechnik selbst abhängig sind.

Zum Lagenaufbau

Grundsätzlich wird der Lagenaufbau – wie bei einer konventionellen Leiterplatte – bestimmt von der Komplexität der Schaltung, der Auswahl der Bauteile (Finepitch, BGA) und den Anforderungen bezüglich EMV und Signalintegrität.

Beim Einbetten von Bauteilen kommt das Kriterium der maximalen Bauteilhöhe hinzu. Die größte Höhe der einzubettenden Bauteile wird durch die Höhe der isolierenden Kavität in der Leiterplatte festgelegt. Daher ist hier eine sehr genaue Abstimmung mit dem Leiterplattenhersteller und der Baugruppenfertigung unumgänglich.

Bild 5: Zuordnen der Bauteilebene
Bild 5: Zuordnen der Bauteilebene
Bild 6: Lagenaufbau im CAD-System Altium Designer
Bild 6: Lagenaufbau im CAD-System Altium Designer

Das Fazit

Das Einbetten von Bauteilen ist eine ausgezeichnete Möglichkeit zur Miniaturisierung von Baugruppen und zum Schutz vor Plagiaten. Bei der Solder-Technologie werden mit der SMD-Bestückung und dem bleifreien Reflow-Löten zwei etablierte Verfahren für das Bestücken der Innenlage verwendet. Für die Auswahl der geeigneten Technologie sind entsprechende Erfahrungen und Marktkenntnisse erforderlich. Hinzu kommen eine vorausschauende Planung und eine enge Abklärung mit der Produktion, weil die Realisierung der anvisierten Leiterplatte eben auch von den Möglichkeiten beim Leiterplattenhersteller abhängig ist.

 

Embedding2018 GED Services 1

Möchten Sie mehr über unsere Services und Kompetenzen in Sachen 3D-Leiterplatten mit Embedded Components erfahren?

Rufen Sie uns an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie uns Ihre Nachricht.

 

 

 

 

Bild 2: Reduzierung LP-Fläche/Verkürzung der Signalwege
Bild 2: Reduzierung LP-Fläche/Verkürzung der Signalwege

 

 

Bild 3: Neue HF-Lösungen wie die Phased array antenna
Bild 3: Neue HF-Lösungen wie die Phased array antenna

 

Kooperationsforum Leiterplatten 2019: Besuchen Sie GED!

Kooperationsforum Leiterplatten 2019: Besuchen Sie GED!

entwicklungZum 15. Mal lädt die Bayern Innovativ GmbH zu ihrem renommierten Leiterplatten-Forum: Die hochkarätig besetzte Veranstaltung steht diesmal unter dem Motto Die Leiterplatte zwischen „all-in-one package“ und gedruckter Schaltung und findet am 29. Januar 2019 in Nürnberg, Maritim Hotel, statt.

GED beteiligt sich mit einem eigenen Stand an der begleitenden Fachausstellung. Das Unternehmen zeigt aktuelle Entwicklungen beispielsweise aus der 3D-Elektronik und dem Bereich Sensorik.

Die Ausstellung ist ein idealer Treffpunkt, um Fachdiskussionen zu führen und Kontakte zu knüpfern und zu pflegen. Mit regelmäßig gut 200 Teilnehmern gilt das Kooperationsforum Leiterplatten als eine feste Größe in der Elektronikindustrie. Bayern Innovativ richtet die Veranstaltung gemeinsam mit dem FED, dem VDMA Bayern und dem ZVEI Bayern aus.

Die Themenschwerpunkte des Forums 2019 reichen von electronic grain/elektronischem Staub – derzeit als „all in one Package“ zunehmend in Smartphones zu sehen – bis zur konventionellen Leiterplatte mit all ihren Varianten von Hochstrom-Boards bis zu einseitigen Leiterplatten für einfache oder spezielle Anwendungen:

  • Flex- und Stretch-Leiterplatten
  • Trends bei Leiterplatten-Laminat
  • Embedding Technologien
  • Von gedruckter Schaltung zu “all in one package“
  • High Speed Applikationen von Automotive bis Industrie
  • Semiconductor Embedding für Leistungselektronik und Radarsensoren
  • Leiterplatten für GHz-Anwendungen

Besuchen Sie uns!

Unser Tipp: Kommen Sie zum 15. Kooperationsforum Leiterplatten – wir freuen uns, Sie an unserem Stand begrüßen zu dürfen!

Weitere Informationen und Anmeldemöglichkeiten finden Sie hier.

Sie können am Kooperationsforum 2019 nicht teilnehmen?  Dann sprechen Sie doch direkt mit uns über Ihre Anforderungen! 

 

GED präsentiert flexible IoT-Sensorik-Lösung

GED präsentiert flexible IoT-Sensorik-Lösung

Auf dem 5. Fachsymposium des HybridSensorNet e.V. hat GED-Geschäftsführer Hanno Platz im Open Forum das Sensorplattform-Projekt „IoT-FreiForm“ sowie die GED Entwicklungsservices vorgestellt. Konkretes Ziel der FreiForm-Entwicklung ist ein modularer Hardware- und Software-Baukasten für formangepasste, miniaturisierte und energieautarke Sensorsysteme, die sich flexibel in Produktionsanlagen und Werkstücken einsetzen lassen. Solche Sensorik-Lösungen sind in vielen Industriebranchen ein wesentlicher Baustein des Internets der Dinge (IoT, Internet of Things).

Das gut besuchte Fachsymposium fand am 14. und 15. November 2018 am Karlsruher Institut für Technologie statt. Die Veranstaltung stand unter dem Motto: „Intelligente Sensorik/Analytik und sichere Sensornetze: Innovative Technologien und neue Anwendungsfelder“. Ein Themenschwerpunkt war dabei die Gassensorik. Den Hauptvortrag zum Thema „Ammoniakbestimmung mit einem portablen Fluoreszenz-Sensor“ hielt Dr. Carlo Tiebe, Bundesanstalt für Materialforschung und -prüfung (BAM).

Fto: Dr. Carlo Tiebe, BAM, beim Vortrag auf dem 5. Fachsymposium des HybridSensorNet e.V.
Dr. Carlo Tiebe, BAM, beim Vortrag auf dem 5. Fachsymposium des HybridSensorNet e.V.

Über den HybridSensorNet e.V.

Der Verein fördert die Erforschung und Entwicklung von intelligenten, hybriden Sensorsystemen, -netzen sowie Sensortechnologien der Zukunft.

Die Intension des Vereins ist, als gemeinnütziger und ideeller Träger die Vernetzung von Kompetenzen im Bereich Sensorik zu fördern und nachhaltige Synergieeffekte und Innovationen bei den Mitgliedern zu bewirken.

Mehr Informationen zum HybridSensorNet e.V. finden Sie hier.

 

Möchten Sie mehr über das „FreiForm“-Projekt erfahren?

Rufen Sie uns an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie uns Ihre Nachricht.

Unternehmenstag der Hochschule Bonn-Rhein-Sieg: Willkommen bei GED

Unternehmenstag der Hochschule Bonn-Rhein-Sieg: Willkommen bei GED

HBRS Unternehmenstag 2018 1Fachkräfte gesucht: GED hält aktuell Ausschau nach personeller Verstärkung für zukünftige Kundenprojekte und Eigenentwicklungen. Insbesondere Elektroniker, PCB-Designer und Spezialisten für Embedded Software stehen auf der „Wunschliste“. Seinem Team bietet das Unternehmen spannende und abwechslungsreiche Aufgabenstellungen bei innovativen Elektronikentwicklungen.

Eine hervorragende Gelegenheit, sich potenziellen neuen Mitarbeiterinnen und Mitarbeitern oder Praktikantinnen und Praktikanten vorzustellen, war der Unternehmenstag der Hochschule Bonn-Rhein-Sieg (Sankt Augustin) am 14. November 2018. Anhand konkreter Projekte konnten interessierte Studierende und Berufseinsteiger am Stand von GED das Unternehmen und die Stellenprofile kennenlernen und ihre Fragen im direkten Gespräch klären – ein hoch informativer Tag für beide Seiten. Insgesamt präsentierten sich auf der Karrieremesse über 120 Unternehmen den rund 4000 Besucherinnen und Besuchern. Die Hochschule Bonn-Rhein-Sieg zählt etwa 9000 Studierende.

GED schafft ihren Mitarbeiterinnen und Mitarbeitern entsprechenden Freiraum zur eigenen Entwicklung und modern eingerichtete Arbeitsplätze – in Projekten für verschiedenen Kundenbranchen wie Automotive, E-Mobility, Medizintechnik und andere. Selbstverständlich wird die ständige Fort- und Weiterbildung gefördert, hinzu kommen eine leistungsgerechte Bezahlung und eine familienfreundliche Arbeitswelt.

GED gehört seit Jahren zu den Sponsoren des Formula-Student-Teams der Hochschule Bonn-Rhein-Sieg.

HBRS Unternehmenstag 2018 2

Interessieren Sie sich für einen Job bei GED? Sprechen Sie mit uns über Ihr Profil und unsere Anforderungen! 

Rufen Sie uns an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie uns Ihre Anfrage.

3D-Elektronik: Neue Plattform für die Zusammenarbeit zwischen Forschung und Industrie

3D-Elektronik: Neue Plattform für die Zusammenarbeit zwischen Forschung und Industrie

csm content 400x300 fed forum 2d2f832ca4Der Startschuss ist gefallen: Am 26. September 2018 hat der Fachverband Elektronik-Design (FED) e.V. im Vorfeld seiner Jahreskonferenz in Bamberg das „Technologienetzwerk 3D-Elektronik“ vorgestellt. Der FED richtet diese Kooperationsplattform ein, um gerade auch kleinen und mittleren Unternehmen (KMU) eine Möglichkeit zu bieten, einfach und schnell eigene Innovationsprojekte aus dem Gebiet der Elektronik-Entwicklung und -Produktion voran zu bringen. Die Plattform bietet dazu optimale Möglichkeiten, mit Partnern aus der Industrie, mit Forschungseinrichtungen wie Fraunhofer-Instituten oder mit Hochschulen zusammenzuarbeiten. Darüber hinaus unterstützt das Netzwerk seine Mitglieder umfassend bei der Beantragung staatlicher Zuschüsse von bis zu 380.000 Euro pro Unternehmen im Rahmen des Zentralen Innovationsprogramms Mittelstand (ZIM) des Bundesministeriums für Wirtschaft und Energie. Für die Unterstützung in Sachen Förderung konnte der FED den KMU-Innovationsberater Jöckel Innovation Consulting GmbH (Darmstadt) gewinnen.

Der Vorteile des 3D-Elektronik-Netzwerks für seine Mitglieder liegen auf der Hand: Über die Plattform können KMUs starke Unterstützung erhalten, wenn es darum geht, zügig und gezielt Spezialwissen zu erhalten und Innovationen zu transferieren. Außerdem ist es mithilfe des Fördermittel-Spezialisten Jöckel GmbH insbesondere für KMUs jetzt sehr einfach, an ZIM-Förderprojekten des Bundes teilzunehmen. Von der Antragstellung bis zu den Berichten begleitet das Consultinghaus alle Schritte und übernimmt auch die Abrechnung. Das spart kleinen und mittleren Unternehmen eine Menge Zeit und Aufwand. Anträge, die über das Netzwerk beim Bundesministerium eingereicht werden, haben zudem eine sehr hohe Chance auf Genehmigung. Dabei unterstützt Jöckel im Rahmen des Technologienetzwerks sowohl Kooperationen als auch Einzelantragsteller.

Initiative des FED-Arbeitskreises 3D-Elektronik

Die Initiative für das neue Netzwerk ging vom FED-Arbeitskreis-3D-Elektronik aus. Er hat dafür Forschungskompetenzen aus unterschiedlichen Fachbereichen und -disziplinen sowie verschiedenen Bereichen der Aufbau- und Verbindungstechnik (AVT) zusammengeführt. Der Hintergrund: Künftige Elektronikkonzepte erfordern neue Techniken und Materialien, um „smarte Elektronik“ zu schaffen. Generative Verfahren wie der 3D-Multimaterialdruck, Kombinationen aus Keramik und flexible Leiterplatten oder dehnbare Substrate für medizintechnische Lösungen erfordern kooperative Grundlagenentwicklungen oder gar die gemeinsame Erforschung ganz neuer Möglichkeiten. Hierfür hat der FED bisher zehn Institute mit einem sehr weiten Kompetenz- und Know-how-Spektrum ausgewählt, die Netzwerkmitglieder auf Wunsch in die jeweiligen Projekte einbeziehen können.

Ein Netzwerk-Workshop des Arbeitskreises 3D-Elektronik, der am 26. September 2018 stattfand, zeigte das große Interesse in der Branche an einer solchen Plattform. Er zählte rund 30 Teilnehmer, sowohl KMU als auch Großunternehmen waren vertreten. Arbeitskreisleiter Hanno Platz präsentierte in Kurzform die Ursachen und Faktoren, die aktuell sehr stark zu einer höheren Integration der unterschiedlichen Technikbereiche treiben. Neue Anwendungsfelder der Digitalisierung wie Industrie 4.0, autonomes Fahren, Smart Energy, 5G-Mobilfunk, KI und weitere basieren auf immer komplexeren Elektroniklösungen, die neue Materialien, Verfahren und Leiterplatten mit hochfunktionaler Integration benötigen. Vier Forschungsinstitutionen zeigten sehr interessante Impulsvorträge zu Themen wie Elektrokeramik, Hybrid-Flex, Hochfrequenz und Radarsensorik. Dr. Christian Struve (Jöckel GmbH) erklärte die Möglichkeiten des ZIM-Förderprogramms. Im Anschluss erarbeiteten vier Arbeitsgruppen mögliche Entwicklungsthemen und Projekte. Das Ergebnis des Workshops: Die meisten Teilnehmer gab zum Abschluss bekannt, dass sie beim Netzwerk mitmachen werden.

Mitglieder des FED, die Interesse an kooperativen Projekten haben und unbürokratisch und schnell Fördermittel für Entwicklungen beantragen möchten, können Mitglied im Technologienetzwerk 3D-Elektronik werden. Für Informationen zum Netzwerk, zu den Konditionen und Rahmenbedingungen stehen seitens des Arbeitskreises 3D-Elektronik Hanno Platz (GED mbH) und bei der Jöckel Innovation Consulting GmbH Dr. Struve und Frau Katja Hein zur Verfügung.[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_message]GED zählt zu den Pionieren der 3D-Elektronik: Möchten Sie von unserem Know-how, unseren Erfahrungen und unseren Services in diesem Bereich profitieren? Sprechen Sie mit uns über Ihre Anforderungen! 

 

GED auf der FED-Konferenz 2018: 3D-Elektronik kann einfach mehr

GED auf der FED-Konferenz 2018: 3D-Elektronik kann einfach mehr

GED 3D CubeAuf der diesjährigen FED-Konferenz, die Ende September 2018 in Bamberg stattfand, informierten sich mehr als 350 Teilnehmer über aktuelle Trends und Entwicklungen in der Elektronikindustrie. In der Fachausstellung präsentierte GED neueste 3D-Elektronik-Lösungen. Als Überraschung hatte das Unternehmen den neuen „3D-Elektronik-Cube“ als Giveaway für Standbesucher mitgebracht.

Passend zum Veranstaltungs-Schwerpunkt „Multifunktionalen Leiterplatten und dreidimensionale Verbindungstechnik“ zeigte GED Muster aus Technologie-Projekten mit 3D-Elektronik:

  • High-Density-Flexschaltung für miniaturisierte IoT-SensorenFED Konferenz 2018 2klein
  • In Kunststoffgehäuse integrierte Elektronik und Mechanik
  • Flexschaltungen mit LVDS-Leitungen zur Substitution von Kabelbäumen
  • Hybride Elektroniklösungen, Kombination von LP mit 3D-Multimaterialdruck
  • Embedding Leiterplatte mit integrierten aktiven und passiven Bauteilen
  • 3D-CSP-Modul mit 3 Bauteilebenen, 11 x 11 x 2,2mm
  • High-Power-Lösung, ungehäuste MOSFETs und Shunts auf speziellem Hochtromsubstrat für 200A

 

Mit diesen und weiteren Lösungsbeispielen demonstrierte der Elektronikspezialist GED eindrucksvoll sein Motto: „3D-Elektronik kann einfach mehr“.

Informative und anregende Konferenz

FED konferenz 2018 Plenum
Plenum der FED-Konferenz 2018. Foto: © Daniel Löb für FED.

Die zweitägige Konferenz bot 45 Fachvorträge zu Themen wie Management, Entwicklung und Design, Fertigung und Test sowie multifunktionale Leiterplatten. Der FED deckte damit die gesamte Wertschöpfungskette in der Elektronik ab, von der Entwicklung bis zur Fertigung. Der Festabend am Donnerstag war ausgebucht und bot eine gute Gelegenheit, sich mit Kunden und Interessenten fachlich auszutauschen.

Auch in diesem Jahr zählten die Keynotes zu den Highlights der Konferenz. Prof. Dr. Wolfgang Ertel, Leiter des Instituts für Künstliche Intelligenz an der Hochschule Ravensburg-Weingarten, ging auf die Chancen und Risiken von KI und deren Auswirkungen für eine nachhaltige Zukunft ein. Der Berufspilot und Autor Peter Brandl zog in seinem Vortrag aufschlussreiche Parallelen zwischen Luftfahrt und Unternehmensalltag und zeigte dabei vor allem Strategien für den Umgang mit Fehlern im Unternehmen auf.

Fazit für GED: Die FED-Konferenz 2018 bot eine hervorragende Möglichkeit, Interessierten zu den Themen Miniaturisierung, Leistungssteigerung und Kostenoptimierung starke Beispiele aus erfolgreich umgesetzten Projekten in der 3D-Elektronik zu zeigen und Fragen zu beantworten.

Für den Einstieg in neue Integrationstechnologie hält GED spezielle Angebote bereit, beispielsweise die Demonstratorentwicklung. Hier kann GED neben den typischen Leistungen des Designs auch Leistungen zur Schaltungsentwicklung für komplette Hardware-Lösung zum Festpreis anbieten.

Die nächste FED-Konferenz findet am 26./27. September 2019 in Bremen statt.

 

Über den FED, Fachverband Elektronik-Design e. V.

FED Logo neu

Der FED vertritt die Interessen von 700 Mitgliedern. Die FED-Mitglieder sind Leiterplattendesigner, EDA-Firmen, Leiterplattenhersteller, EMS-Firmen, Anbieter von Fertigungsausrüstung, Software und Verbrauchsmaterialien, Prozess- und Technologiedienstleister. Seit 26 Jahren gibt der Fachverband für Design, Leiterplatten und Elektronikfertigung seinen Mitgliedern in Deutschland, der Schweiz und Österreich wertvolle Orientierung und Unterstützung bei den technischen Unternehmensprozessen und Entscheidungen. Schwerpunkt der Verbandsarbeit sind das Aufbereiten und Weitergeben von Fachwissen sowie die berufsbegleitende Qualifikation von Elektronikdesignern und Elektronikfachkräften.

3D-Elektronik kann einfach mehr: Möchten Sie mehr über unser Know-how und unsere Services in diesem Bereich erfahren oder unser Einstiegsangebot näher kennenlernen? Sprechen Sie mit uns über Ihre Anforderungen!

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie uns Ihre Nachricht.Mehr über den Fachverband Elektronik-Design e. V. (FED) erfahren Sie hier.

 

Drastische Reduzierung der Designzeit bei hochkomplexen Leiterplatten

Ob es um Leiterplatten für moderne Telekommunikation, autonome Fahrzeuge, Optronikanwendungen oder Embedded Boards usw. geht, sie alle weisen aktuell eine weiter steigende hohe Komplexität auf. Anschlusszahlen von 15.000 bis 20.000 ja sogar bis 30.000  Verbindungen sind heute keine Seltenheit mehr. Die Folge: Bei einem professionellen, soliden Leiterplattendesign kommen da schnell mehrere Monate nur für das PCB-Design zusammen. Um diese Dauer zu verkürzen, setzt GED seit einiger Zeit auf die High-End-CAD-Toolchain Xpedition® Enterprise von Mentor Graphics. Der Erfolg ist messbar und eröffnet eine neue Dimension: Durch die Multiuserfunktionen des Tools kann GED die Designzeit auf 50-60 Prozent reduzieren.

Concurrent Engineering

Time to market (TTM) ist in allen innovativen Branchen der entscheidende Erfolgsfaktor: Heute sind es bereits zwei oder drei Monate mehr oder weniger Zeit, die darüber entscheiden, wer im Wettbewerb die Nase vorn hat. Entsprechend wichtig sind möglichst kurze Designzeiten auch bei hochkomplexen Leiterplatten.

Concurrent Engineering Bild1

 

Ein Beispiel: Bei hochintegrierten Bauteilen wie FPGAs mit 2.500 Anschlüssen sowie Speicherbänken, mehreren DDR-Speichern, Peripherie und Steckern addiert sich die Zahl der Anschlüsse sehr schnell. Hinzu kommt natürlich, dass die erforderlichen Verbindungstopologien für Highspeed-Signale impedanzdefiniert und differentiell als Paare mit Längenausgleich geführt werden müssen. Dafür wird herkömmlich eine Designzeit von acht bis zwölf Wochen benötigt, wenn alle Parameter feststehen. Mit der „Concurrent-Engineering-Methode“, bei der mehrere Designer gleichzeitig an einem Design arbeiten, hat GED jetzt in verschiedenen Designprojekten nachgewiesen, dass sich dieses Zeit real auf vier bis sechs Wochen reduzieren lässt.

 

Concurrent Engineering Bild2

Basis des gleichzeitigen Arbeitens mehrerer Designer an einem Design ist bei GED das High-End CAD-Toolpaket von Mentor Graphics, Xpedition. Es organisiert diese Zusammenarbeit sicher und zuverlässig.  Dafür sorgen Multi-User-, Multi-Site-Tool- und Flow-Based-Concurrent-Engineering während des gesamten Produktentwicklungsprozesses. Alle Teammitglieder können mit der kompletten Datenbank in Echtzeit arbeiten, ohne dass sie neu partitioniert und neu zusammengestellt werden muss. Auch die Schaltplan- und Constraining-Tools verwalten die Änderungen aller Benutzer und senden kontinuierlich Updates an das gesamte Team.

Concurrent Engineering Bild3
Methoden für „real-time concurrency“: tool concurrency (links) und flow concurrency (rechts)

 

Alle User sehen, in welchen Bereichen die anderen arbeiten. Dabei lassen sich die Bereiche für den einzelnen definieren und eingrenzen. So kann etwa nur der Spezialist für Schaltregler den Powerbereich routen und der Speicherbereich wird von einem anderen Experten geroutet. Bereits bei der Schaltplanerstellung und dem Constraining mit dem CES-Tool ist eine parallele Zusammenarbeit möglich.

Zusammenfassend gesagt, GED kann im gesamten Designflow, vom Schaltplanentwurf über das Constraining bis zum Design, mit gleichzeitig arbeitenden Teams auch eine sehr komplexe Leiterplatte in nur wenigen Wochen bzw. Monaten entwerfen: Concurrent Engineering reduziert nachweislich die Konstruktionszykluszeit um 40 bis 70 Prozent selbst für die komplexesten Leiterplatten. GED hat dazu eine Methode entwickelt, mit der das Unternehmen an den entscheiden Stellen der Designphase durch den gezielten Einsatz eines eingespielten Spezialistenteams in deutlich kürzerer Zeit hervorragende Ergebnisse erzielt.

Concurrent Engineering Bild4

 

Concurrent Engineering auf einen Blick – die Kundenvorteile der parallelen Entwicklung in Echtzeit:

  • Verbessertes time to market durch Beschleunigung des Produktentwicklungsprozesses. Ermöglicht durch die Fähigkeit aller Teammitglieder, gleichzeitig an allen Designobjekten zu arbeiten.
  • Reduzierte Kosten für die Produktentwicklung durch optimierte Ressourcenauslastung und Verbesserung der Gesamtproduktivität.
  • Verbesserte Designqualität: Der Concurrent-Engineering-Prozess eröffnet Zeitfenster für Aufgaben, die sonst oft nicht in die Terminplanung passen; zum Beispiel laufende Power-Integrity-Simulationen oder Fertigungs-Bewertungen zeitgleich mit dem PCB-Layout.
  • Besonders wichtig: Starke Differenzierung im Wettbewerb durch schnellere Marktreife und höhere Qualität. Dieser Vorteil ist sowohl für das aktuelle Produkt als auch für alle nachfolgenden Produkte realisierbar.

 

Mehr über Concurrent Engineering und 3D-Elektronik erfahren Sie hier.

 

Wollen Sie mehr darüber erfahren, wie GED mit Concurrent Engineering kurze Designzeiten auch bei komplexen Leiterplatten erreicht? Sprechen Sie mit uns über Ihre Anforderungen!

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie uns Ihre Nachricht.