Compact PCI-Express, ETX- und XTX-Express (3GIO): 64 Bit-Bus auf vier Leitungen

Layouts für Datenübertragungsraten von bis zu 4 Gbit/s

1006_02_a[1]Der Standard für den seriellen Compact PCI Express-Bus reduziert einen parallelen Bus mit 64 Bit und 110 Leitungen auf vier serielle Leitungen. Damit lassen sich Übertragungsraten von 4 Gbit/s erreichen. Dadurch ist auch die vollständige Nutzung der Übertragungsleistung von Gigabit Ethernet und Serial ATA möglich. Über die USB 2.0-Schnittstelle kann ein Datendurchsatz von bis zu 480 Mbit/s erzielt werden.


XTX ist eine Weiterentwicklung von ETX, dem PCI Express-Standard für Embedded Systeme. Er erweitert den mittlerweile veralteten ISA-Bus durch PCI-Express, Serial ATA, zusätzliche USB 2.0-Ports, HDA (High Definition Audio) und einige Systemfunktionen wie etwa eine Lüftersteuerung. Bei allen Standards ist eine saubere Signalübertragung der PCI Express-Signale durch entsprechende Maßnahmen im Leiterplattenlayout sicherzustellen, damit das Gesamtsystem funktioniert.


Vorbetrachtung der Verbindungsstrecke mit Design-Simulation

Augendiagramm und Timinganalyse

Augendiagramm und Timinganalyse

Weil PCI Express eine skalierbare Lösung ist, kann man die Performance den Gegebenheiten des Endsystems anpassen. PCI Express arbeitet vollduplex mit einer maximalen Bandbreite von 2,5 Gbit/s – bei Verwendung von nur einer Lane, also einem Transmitter- und einem Receiver-Paar. XTX unterstützt vier PCI Express-Lanes und bietet damit gar eine maximale Bandbreite von 10 Gbit/s. COM-Express bietet bis zu 24 PCI Express-Lanes.

Um eine Übertragungsrate von 2,5 Gbit/s zuverlässig über alle Teile der Verbindungstrecke zu führen, ist eine genaue Vorbetrachtung der einzelnen Elemente unumgänglich – und im Einzelfall eine Simulation des Designs empfehlenswert. Die PCI Express-Spezifikation weist eine „Transmitter Peak to Peak Voltage“ von ± 514 mV aus. Der Receiver kann Signale mit einer Amplitude von ± 214 mV noch sicher detektieren. Diese Grenzwerte geben einen maximalen Verlust (Insertion Loss) von 13,2 dB über die gesamte Signalstrecke vor.

Signaldämpfung und Signaltiming

Neben der Signaldämpfung muss auch das Timing der Signale innerhalb der PCI Express-Spezifikation liegen, um einen störungsfreien Betrieb zu gewährleisten. Die Simulation kann außer den Dämpfungswerten auch Augen-Diagramme darstellen. Sie zeigen anschaulich den Dämpfungsverlauf, den Signaljitter und damit auch das Signaltiming. Das simulierte Augen-Diagramm über den gesamten Signalweg vom Chipsatz bis hin zum PCI Express-Device auf der Erweiterungskarte zeigt eine Augenöffnung von 276,2 ps, was deutlich über dem minimal erlaubten Wert von 160 ps liegt.


Die laut Spezifikation als maximale Signalpfadlänge angegebene Länge von 50 cm scheint zunächst sehr einfach einzuhalten. Es sind jedoch weitere Designregeln zu berücksichtigen und die Leiterlängen sind für die gesamte Signalstrecke der Punkt-zu-Punkt-Verbindung zu berücksichtigen – inklusive der Länge von einem Board zum anderen. Zu den Designvorgaben zählt neben der differentiellen Signalführung unter anderem auch, dass maximal 2 Vias im Rx-Paar und maximal 4 Vias im TX-Paar einzusetzen sind. Der Wellenwiederstand der Leiterbahnen ist mit 100 Ohm vorgegeben. Die Flankensteilheit der Signale liegt bei 0,75 bis 1,1 nS.

PCI Topology: Weil meist noch andere EMV-kritische Bauteile auf dem Board sind – wie DDR2 RAM, USB 2 oder LVDS-Multi Media Bauteile – sind die Highspeed-Signalanforderungen in Teilbereichen noch kritischer und die Designregeln entsprechend angepasst anzuwenden. Auch eine möglichst breitbandige Entkopplung der Versorgung und die Entwärmung über das thermische Interface sind zu berücksichtigenPCI Topology: Weil meist noch andere EMV-kritische Bauteile auf dem Board sind – wie DDR2 RAM, USB 2 oder LVDS-Multi Media Bauteile – sind die Highspeed-Signalanforderungen in Teilbereichen noch kritischer und die Designregeln entsprechend angepasst anzuwenden. Auch eine möglichst breitbandige Entkopplung der Versorgung und die Entwärmung über das thermische Interface sind zu berücksichtigen

Typisches Routing von Leiterbahnen auf einer Innenlage, mit „Differential Pairs“ und „Punkt-zu-Punkt-Verbindung“. Für das Design nutzt GED entsprechende Highend-CAD-Tools von Mentor Grafics und anderen EDA-HerstellernTypisches Routing von Leiterbahnen auf einer Innenlage, mit „Differential Pairs“ und „Punkt-zu-Punkt-Verbindung“. Für das Design nutzt GED entsprechende Highend-CAD-Tools von Mentor Grafics und anderen EDA-Herstellern

PCI Express-System-Trägerboard für ETX Express CPU-Modul und weitere SystemkartenPCI Express-System-Trägerboard für ETX Express CPU-Modul und weitere Systemkarten


GED verfügt über Erfahrungen aus diversen Projekten und berät die Kunden bei der Auslegung der optimalen Designparameter sowie bei der Berechnung des Impedanzsystems der Leiterplatte. Die gemäß vorgegebener Spezifikation erforderliche differentielle Signalführung lässt sich durch entsprechende Simulation des Layouts verifizieren. Die GED Library enthält bereits alle erforderlichen mechanischen Spezifikationen der verschiedenen Formfaktoren, auch für die Backplanes mit unterschiedlichsten Slottypen.

Mehr über die Möglichkeiten von PCI-Express erfahren Sie bei GED:

Telefon: +49 (0) 2247 9219-0

Oder senden Sie eine Nachricht.

Weitere Informationen:

PCI-Standard
XTX-Standard
ETX-Standard