Herausforderung 3D-Leiterplatten mit Embedded Components

Zahllose Anwendungen erfordern eine hohe Integration und Packungsdichte auf der Leiterplatte. Die Bauteilehersteller haben darauf mit immer kleineren Bauteilbauformen und kleineren Pitchmaßen der Anschlüsse reagiert. Aber gerade in der Sensorik reicht auch das oft nicht mehr aus, die Bauteile auf beiden äußeren Lagen zu bestücken. Die Lösung heißt „3D-Embedded Components“. Mit dieser neuen Technologie gibt es die Möglichkeit, sowohl passive als auch aktive Bauteile direkt in die Leiterplatte hinein zu integrieren.

Einsatzgebiete, Vorteile und Herausforderungen

3D-Embedded-Components-Leiterplatten spielen bei hochintegrierten Bauteilen und Modulen sowie bei der funktionalen Integration eine große Rolle: Diese Leiterplatten werden in den verschiedensten Bereichen eingesetzt, wie µC-Module, Sensorik, Powermodule (MOSFET, IGBT) und LED-Anwendungen. Die 3D-Embedded-Components-Leiterplatten bieten dafür eine ganze Reihe von Vorteilen:

  • höhere Packungsdichte, reduzierte Leiterplattengröße,
  • verkürzte Signalwege,
  • Isolation für Hochspannungen (Luft- und Kriechstrecken),
  • Schutz der Bauteile vor Umwelteinflüssen,
  • Bessere Entwärmung, z. B. bei Leistungsbauteilen (MOSFET),
  • integrierte Schirmung, EMV-Schirmung,
  • Integration von Spulen, Antennen etc.
  • Plagiatsschutz.

So entstand auf Basis der Embedded-Components-Technologie in den letzten Jahren eine Vielzahl von miniaturisierten Bauteilen, u.a. auch für Massenanwendungen wie MEMS-Mikrofone oder Leiterplatten in Smartphones.

Freilich gilt auch: Beim Design sind einige Anforderungen und Regeln zu beachten, wenn eine zuverlässige und kostenoptimale Lösung erreicht werden soll. Auch die Frage, welche CAD-Systeme welche Technologievarianten unterstützen, ist vorher zu klären. Nur mit der richtigen Designstrategie und einiger Erfahrung lassen sich sehr interessante, passgenaue Lösungen realisieren!

Unterschiedliche Aufbau-Technologien

Grundsätzlich werden drei verschiedene Verfahren verwendet, um Innenlagen für Bauteile zu nutzen:

1) 3D-Embedded Flip-Chip-Technologie:

Die Anschlusspads benötigen eine Goldschicht und werden mit einem Leitkleber auf einen strukturierten Leiterplattenkern geklebt. Der bestückte Kern wird anschließend zu einem Multilayer verpresst und es folgen die weiteren Leiterplattenprozesse. Verwendet werden nahezu ausschließlich ungehäuste ICs (bare die). Die Beschaffung der Bauteile, insbesondere in geringen Stückzahlen, muss frühzeitig geklärt werden.

 

 

 

 

 

 

2) 3D-Embedded µVia-Technologie:

Die Bauteile werden bei diesem Verfahren bestückt und anschließend zu einem Multilayer verpresst. Die Verbindung zum Bauteil erfolgt über Sacklochbohrungen in Form von µVias, die direkt auf dem Bauteilpad durch galvanische Ankontaktierung hergestellt werden. Voraussetzung dafür ist, dass die Oberflächen der Bauteileanschlüsse eine Kupferterminierung aufweisen. Die

Beschaffung von geeigneten Bauteilen ist eingeschränkt bzw. schwierig.

 

 

 

 

 

 

3) 3D-Embedded-Solder-Technologie:

Auf einen strukturierten Leiterplattenkern werden Standard-SMD-Bauteile im Reflow-Verfahren (bleifrei) aufgelötet. Dieser Kern wird dann zu einem Multilayer verpresst. Da Standard-SMD-Bauteile verwendet werden, ist die Auswahl an geeigneten Bauteilen entsprechend hoch.

Dennoch bestehen folgende Einschränkungen:

  • Die Bauteile müssen zusätzlich die thermische Belastung der Leiterplattenfertigung aushalten (erhöhter Temperaturbereich empfohlen).
  • Die maximale Bauteilhöhe ist abhängig vom Lagenaufbau.
  • keine Bauteile mit Flüssigkeiten (Elektrolyte), z. B. Elkos
  • keine Bauteile mit Luft im Bauteil, z. B. Quarze
  • keine Bauteile, die von außen zugänglich sein müssen, z. B. Steckverbinder, Schalter, Taster u. a.
  • keine Bauteile, die einen Zugang zur Umwelt benötigen, z. B. Sensoren

Funktionstest erforderlich

Bild 4: Bauteile in der Innenlage (teilbestückt)

Bild 4: Bauteile in der Innenlage (teilbestückt)

Weil ein Zugriff auf die „vergrabenen“ Bauteile nicht mehr möglich ist, sollte die Schaltung auf jeden Fall ausreichend getestet sein. Es besteht keine Reparaturmöglichkeit für die innenliegenden Komponenten, weshalb entsprechende Testkonzepte entwickelt werden müssen. Dazu stehen unterschiedliche Testverfahren zur Verfügung, die zum Teil aber von der Schaltungstechnik selbst abhängig sind.

Zum Lagenaufbau

Grundsätzlich wird der Lagenaufbau – wie bei einer konventionellen Leiterplatte – bestimmt von der Komplexität der Schaltung, der Auswahl der Bauteile (Finepitch, BGA) und den Anforderungen bezüglich EMV und Signalintegrität.

Beim Einbetten von Bauteilen kommt das Kriterium der maximalen Bauteilhöhe hinzu. Die größte Höhe der einzubettenden Bauteile wird durch die Höhe der isolierenden Kavität in der Leiterplatte festgelegt. Daher ist hier eine sehr genaue Abstimmung mit dem Leiterplattenhersteller und der Baugruppenfertigung unumgänglich.

Bild 5: Zuordnen der Bauteilebene

Bild 5: Zuordnen der Bauteilebene


Bild 6: Lagenaufbau im CAD-System Altium Designer

Bild 6: Lagenaufbau im CAD-System Altium Designer

Das Fazit

Das Einbetten von Bauteilen ist eine ausgezeichnete Möglichkeit zur Miniaturisierung von Baugruppen und zum Schutz vor Plagiaten. Bei der Solder-Technologie werden mit der SMD-Bestückung und dem bleifreien Reflow-Löten zwei etablierte Verfahren für das Bestücken der Innenlage verwendet. Für die Auswahl der geeigneten Technologie sind entsprechende Erfahrungen und Marktkenntnisse erforderlich. Hinzu kommen eine vorausschauende Planung und eine enge Abklärung mit der Produktion, weil die Realisierung der anvisierten Leiterplatte eben auch von den Möglichkeiten beim Leiterplattenhersteller abhängig ist.

 

Möchten Sie mehr über unsere Services und Kompetenzen in Sachen 3D-Leiterplatten mit Embedded Components erfahren?

Rufen Sie uns an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie uns Ihre Nachricht.

 

 

 

 

Bild 2: Reduzierung LP-Fläche/Verkürzung der Signalwege

Bild 2: Reduzierung LP-Fläche/Verkürzung der Signalwege

 

Bild 3: Neue HF-Lösungen wie die Phased array antenna

Bild 3: Neue HF-Lösungen wie die Phased array antenna