Premium Design-Service

Leiterplattenentflechtung und mehr: GED bietet seit über 30 Jahren Premium Design-Service
GED ist der Partner namhafter Elektronikunternehmen, die vom einfachen bis zum komplexen Leiterplattendesign auf umfassenden Service in Premium-Qualität setzen. Dies gilt gerade für die Leiterplattenentflechtung mit ihren immer diffizileren Anforderungen. Wir sorgen für eine optimale und seriengerechte Umsetzung sowohl von bewährten Standardlösungen als auch von schwierigen und zeitkritischen Aufgaben. Dabei können sich unsere Kunden auf die Erfahrung und Kreativität der Leiterplattendesigner verlassen: Mit ihren sehr guten Elektronikkenntnissen können sie die Elektronikentwickler aktiv unterstützen. „First time right“ ist unser Ziel, deshalb gehen auch komplexe Designs von GED ohne großes Redesign direkt in die Serie.

Der Leiterplattenentwurf ist ein zentraler Punkt im Entwurfsprozess und hat maßgeblichen Einfluss auf die Produktqualität und den Preis
Der Leiterplattenentwurf ist ein zentraler Punkt im Entwurfsprozess und hat maßgeblichen Einfluss auf die Produktqualität und den Preis
Die GED Designer sind erfahrene Techniker und Ingenieure, die nach IPC und FED als CID (Certified Interconnect Designer) qualifiziert sind. Das Team verfügt über eine Erfahrung von weit über 100 Mannjahren Leiterplattenentflechtung und -design mit einigen Tausend Designs aus über 30 Jahren GED. Unsere Designer verstehen sich darauf, im Dialog mit Entwicklern und den beteiligten Fertigungsstellen jedes Projekt zu einem optimalen Ergebnis zusammenzuführen. Alle relevanten Faktoren gehen darin ein:
  • mechanische Gegebenheiten
  • Einsatzumgebung
  • Designrichtlinien
  • Qualitätsrichtlinien
  • EMV-Anforderungen
  • Bauteilekonfigurationen
  • Leiterplattenmaterial
  • Fertigungstechnologie
  • Löt- und Bestückungstechnologie
  • Testtechnologien
  • Kosten- und Zeitfaktoren
  • Entwärmungskonzepte
  • Reparaturmöglichkeiten
  • Entsorgung und Umweltschutz
  • Funktionsweise und -umfang


Leiterplattenentflechtung ist Spezialistensache

Leiterplattenentflechtung und Leiterplattendesign erfordern multidisziplinäres Wissen und umfangreiche Erfahrungen in der Elektronikentwicklung. Neben Grundlagen der Elektronik ist Know-how aus der AVT (Aufbau- und Verbindungstechnologie) erforderlich, genauso wie Kenntnisse über die Produktionsverfahren aus der Leiterplatten- und Baugruppenfertigung. Selbst bei vermeintlich einfachen Leiterplatten können durch ungünstiges oder schlechtes Layout zusätzliche Kosten oder auch eine mangelnde Zuverlässigkeit der Elektronik entstehen. Der Designer hat also einen direkten, großen Einfluss auf die Zuverlässigkeit und auch die Kosten der Serienprodukte. Denn die Leiterplatte ist neben dem Gehäuse oft mit das teuerste Bauteil: Leiterplatte und Fertigung können ein Drittel der Gerätekosten ausmachen.

Vertrauensache – Leiterplattenentflechtung als Dienstleistung

Operation "am offenen Herzen": Leiterplattenentflechtung als Dienstleistung ist auch Vertrauenssache
Operation „am offenen Herzen“: Leiterplattenentflechtung als Dienstleistung ist auch Vertrauenssache

Der Kunde beziehungsweise Entwickler muss sich darauf verlassen können, dass seine Schaltung optimal nach allen oben genannten Kriterien umgesetzt wird – auch Anforderungen, die nicht alle detailliert im Einzelnen vorgegeben werden können, wie zum Beispiel eine EMV-gerechte Ausführung, niedrige Lagenzahl oder ein fertigungsgerechtes Design. Spart der Kunde zu sehr am Design, zahlt er das womöglich bei den Serienstückkosten um ein Vielfaches oben drauf. Deshalb sollten Hersteller von Elektronik sich genau ansehen und prüfen, an welchen Partner sie diese Aufgabe vergeben.


Die Leiterplatte, ein vielfältiger und multifunktionaler Funktionsträger

Die Leiterplatte erfüllt mehrere Funktionen. Zum einen dient sie als Träger für die verschiedenen Bauelemente einer elektronischen Schaltung. Zum anderen werden in einem aufwändigen Prozess die elektrischen Verbindungen (Leiter) zwischen den verschiedenen Bauelementen ausgeführt. Zusätzlich werden auch mechanische Funktionen berücksichtigt und sogar die Verlustleistung der Bauteile aufgenommen. Die Verwendung immer kleinerer und schnellerer Bauelemente mit immer mehr Anschlüssen erhöht die Ansprüche an heutige Leiterplatten. Wie auch bei den integrierten Schaltungen ist bei den Leiterplatten ein Trend in Richtung Miniaturisierung und zunehmender Komplexität zu verzeichnen. Damit erfährt die Leiterplatte eine gewaltige technologische Entwicklung. Entsprechend vielfältig ist das Technologie-Portfolio heute:
  • von der einseitig bestückten CEM1-Leiterplatte
  • über zwei- und mehrlagige, beidseitig bestückte Leiterplatten auf FR4-Basis, HDI-Leiterplatten mit Microvias und burried Vias
  • oder flexible, starrflexible und impedanzkontrollierte Leiterplatten
  • bis hin zu Leiterplatten mit integrierten Stromschienen für Ströme über 1.000 Ampere.
Dabei wird die Leiterplatte selbst zum aktiven Bauteil. Embedded Components und optische Schichten werden bereits realisiert. Nutzen Sie die hohe Kompetenz von GED in den „Advanced Technologies“: Für den Einsatz höher integrierter Techniken und Packungsdichten ist GED der Technologiepartner Ihrer Wahl. Seit 1990 haben wir einige hundert HDI-Designs mit Microvias realisiert und waren an vorderster Linie an der Einführung dieser damals neuen Technologie in Deutschland beteiligt. Weitere Spezialgebiete von GED sind:
  • die Planung und Umsetzung von Aufbautopologien für Highspeed-Designs mit angepassten Impedanzen
  • die Simulation der Signalintegrität und Powerintegrität
  • die Miniaturisierung mit CoB-(Chip on Board) Bauteilen und
  • das DfC (Design for Cost) zur Kostenoptimierung in der Serienproduktion.
Seit vielen Jahren arbeitet GED intensiv an der Entwicklung neuer Leiterplattenkonzepte für die Leistungselektronik zur Übertragung von hohen Strömen > 100 Ampere auf speziellen Hochstromleiterplatten.

GED – Ihr kompetenter Premium-Design-Partner

  • Leiterplattenentflechtung mit umfassenden Know-how und modernsten PCB-Designtools wie Mentor Xpedition, PADS oder Altium Designer
  • Unterstützung bei der Schaltungsentwicklung und bei der Optimierung der EMV-Festigkeit
  • Das Ergebnis: die „fertigungsgerechte Dokumentation“
  • Der Add-on-Service: Lieferung von Musterbaugruppen und die Einphasung in die Serienproduktion
Komplett- und Eil-Service + CAD-Layout + Leiterplatte + Bestückung in 2 bis 3 Wochen

Highspeed-Simulation

[vc_row][vc_column width=“2/3″][vc_column_text]

Highspeed-Design: Simulations-Tool zur Prüfung der Signalintegrität

DDR-RAMs oder Bausteine mit LVDS-Übertragung: Schaltungen mit schnellen Signalen oder hoher Flankensteilheit benötigen Leiterplatten mit definierten Impedanzen.


Dank optimierter Herstellungsverfahren in der Leiterplattenfertigung kann GED eine Impedanzgenauigkeit von +/-5 Prozent erreichen, wie sie zum Beispiel in der RAM-Bus-Spezifikation gefordert wird. Unter anderem setzt GED ein Simulations-Tool ein, um die Signalintegrität der Leiterplatten noch vor Produktionsbeginn zu überprüfen. Signalqualität und Zuverlässigkeit der Baugruppe werden dadurch ohne Materialeinsatz optimiert: Die Anzahl der Versuchsmuster sinkt ebenso wie der allgemeine Kosten- und Zeitaufwand für Entwicklung und Fertigung. Auch die EMV-Abstrahlung der jeweiligen Baugruppe kann so geprüft und gesenkt werden.


Highspeed-Simulation zeigt Signalverlauf eines Pegelwechsels

Die Highspeed-Simulation zeigt den Signalverlauf eines Pegelwechsels auf der physikalischen Leiterplatte. Nach Festlegung der benötigten Bauteile wird zunächst der Lagenaufbau – abhängig von der erforderlichen Impedanz zwischen Signalleitung und Versorgungslagen – definiert und ins Layoutsystem eingegeben. Im Rahmen der Simulation werden dann unter anderem

  • die Impedanzen von Quelle, Übertragungsleitung (Leiterbahn) und Last aufeinander abgestimmt, um Signalreflexionen zu verhindern.
  • das Übersprechen zwischen nebeneinanderliegenden Leiterbahnen und die maximal zulässige Verzögerung (Delay) innerhalb der Signalgruppe geprüft.
  • die Signallaufzeiten durch Einfügen von Pull-Up- oder Pull-Down-Widerständen sowie Serienwiderständen in die Signalleitung abgestimmt und angepasst.
  • die Signalverläufe einer Signalgruppe in einem Diagramm sichtbar gemacht. Die Kurvenschar wird analysiert und auf Übereinstimmung mit den Mindestanforderungen im Datenblatt geprüft (z. B. Skewmessung).

Highspeed-Simulierung und Prüfung der Signalintegrität basieren bei GED auf IBIS-Modellen (IBIS = I/O-buffer information specification). Die dafür notwendigen Daten liegen im Allgemeinen beim Halbleiterhersteller vor.

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_row_inner][vc_column_inner][/vc_column_inner][/vc_row_inner][vc_message color=“alert-info“ message_box_color=“alert-info“ icon_type=“pixelicons“ icon_pixelicons=“vc_pixel_icon vc_pixel_icon-info“]Ihr direkter Kontakt zu uns

Telefon: +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

Technologie-Datenbank

[vc_row][vc_column width=“2/3″][vc_column_text]

Design-Erfahrung in fast allen Formfaktoren
und mit neuesten Chip-Technologien

GED verfügt über mehr als 25 Jahre CAD-, Layout- und Design-Erfahrung. Jetzt hat das Unternehmen eine eigene Datenbank aufgebaut. Darin sind Formfaktoren, Anforderungen unterschiedlicher Schnittstellen und andere Werte zusammengetragen. Weitere Erfahrungswerte über erprobte Lagenaufbauten, Anschlusstechniken von BGA- und Finepitch-Bauteilen werden ebenfalls künftig dort erfasst.

Der Vorteil für die GED-Kunden ist klar: Die Entwickler und Designer können auf ein fundiertes Basiswissen zurückgreifen. Damit ersparen sie sich und den Kunden womöglich teures Lehrgeld und große Zeitverluste durch unnötige Redesign-Loops.


Optimale Performance nur bei Einhaltung der Designvorgaben

Moderne, höher performante Elektronikbaugruppen und Systeme bedürfen zunehmend der Einhaltung ganz spezieller Designvorgaben, damit sie ihre optimale Performance auch tatsächlich erreichen beziehungsweise damit die Schaltung überhaupt funktioniert. Wesentliche treibende Faktoren dafür sind

  • weiter steigende Clock-Taktraten,
  • reduzierte Schaltschwellen,
  • steigende EMV-Anforderungen und
  • zunehmende I/O-Anschlusszahlen der Bauteile.

Hinzu kommen zusätzliche Marktanforderungen an die Hersteller, wie

  • Miniaturisierung,
  • die Reduzierung des Energieverbrauchs, des Gewichts und auch der Kosten.

Eine Vielzahl an weiteren Faktoren ist natürlich je nach Markt- und Umgebungsbedingung zusätzlich möglich.

Für Anwender und Entwickler stehen bei neuen Bauteilen und Standards jedoch die benötigten Parameter häufig nicht in der erforderlichen Weise zur Verfügung. Oft fehlen aufgrund der Aktualität auch ganz einfach noch entsprechende Erfahrungswerte. Waren früher bei BG-Formaten wie zum Beispiel einer Europakarte und einer seriellen Schnittselle die Vorgaben trivial, hat sich das Bild heute erheblich verändert. Die Problemstellung ist vielfältig.

Hier ein Beispiel des PCIe-Standards:

  • Wie sind die exakten mechanischen Abmessungen bei PCIexpress-Leiterkarten V 2.0?
  • Wie ist die Steckerbelegung?
  • Welche Transferrate per lane ist zu berücksichtigen?
  • Wie ist die maximale Signallänge der coupled trace?
  • Welche Impedanz ist zu realisieren, single ended und differential?
  • Ist ein Längenausgleich der Leitungspaare erforderlich?
  • Ist ein Plane-Layer als Referenz erforderlich?
  • Wie ist der Lagenaufbau bei beidseitiger Bestückung, beim 8-Lagen-Multilayer wie beim 12-Lagen-Multilayer?
  • Wie können die Entkopplungsbauteile effektiv platziert werden? Wie müssen sie angeordnet und angeschlossen werden?
  • Wie wird zum Beispiel ein FPGA mit über 1.100 Anschlüssen angeroutet, wenn 50 % der Leitungen Constrains erfordern?
  • Welche Oberfläche benötigt die Leiterplatte bei einem Direktstecker?

Anforderungen an das Schaltungsdesign

Natürlich hat nicht jeder Anwender derart hohe Anforderungen. Jedoch wächst die Zahl augenscheinlich trivialer Schaltungsgruppen, die dann doch spezielle Anforderungen an das Schaltungsdesign stellen. Darüber müssen Entwickler und Designer Bescheid wissen, damit die Schaltung auch funktioniert. So erfordert zum Beispiel eine USB-2-Schnittstelle mit einer möglichen Transferrate von 480 Mbit/sek auch eine Leiterplatte mit definiertem Wellenwiderstand von 90 Ohm und die differentielle Signalführung einer Planelage als Referenzlage.

Die Anforderungen sind von Bus zu Bus, von Speicheransteuerung zu Chipset sehr unterschiedlich. Mechanische Toleranzen, unterschiedliche elektrische Toleranzen und Vorgaben von Bauteilen oder Lagenaufbauten sind meistens speziell anzupassen und den geänderten Parametern entsprechend neu zu berechnen.

Denn: Die Vorgaben in den „Application Notes“ der Bauteilehersteller sind unter Annahme der günstigsten Bedingungen vorgegeben und auch nur isoliert auf das jeweilige Bauteil bezogen.

GED besitzt Erfahrungen und Werte der folgenden Standards:

  • Standard Interfaces
  • High Speed USB (480 Mbit/sec)
  • PCI, PCI Express (2,5 Gbit/sec)
  • Serial ATA (3,0 Gbit/sec)
  • HDMI / DVI up to 1,65 Gbit/sec
  • VME
  • Xilinx Rocket IO (3,125 Gbp/s)
  • SPI-4.2
  • LVDS, RSDS (5,38 Gbit/sec)
  • Gbit-Ethernet, 10G Ethernet
  • PCIe-FireWire (100Mbit/sec)
  • NDAS Controller (440 Mbit/sec)
  • AGP X8 (2,1 Gbit/sec)
  • SCSI, Ultra 320 SCSI
  • CAN Bus; USB; Firewire

Chipsets

1 x PCIe-Steckplatz
1 x PCIe-Steckplatz
  • Pentium-IV mobile Processor
  • Intel Pentium-M Processor
    APP500
  • Spartan and Virtex 5 FPGAs
  • Apex, Stratix and Cyclone FPGAs
  • TMS 320 DM6437 DaVinci – 1 Mbit/sec
  • TC90408 Donau-LC Digital-TV-SoC
  • Capricorn M/L
  • 1 x PCIe-Steckplatz

Memory Interfaces

DVI-Stecker 18+5 (Single Link)
DVI-Stecker 18+5 (Single Link)
  • DDR I and DDR-II
  • QDR-SRAM
  • RDRAM – Rambus
  • CAM (Content Access Memory)

Sonstige

  • AS-Interface
  • eBus
  • PoE Power over Ethernet (802.3af)
  • 3-Kanal  SIO/ UART mit FIFO,
  • 2-Kanal Fast-Queued/FIFO-SPI (ESEI)

Funknetze – Wireless LAN

  • Bluetooth (2,402 GHz und 2,480 GHz)
  • WLAN – WIFI (2,402 GHz bis 5,2 GHz)
  • ZigBee (2,45 GHz)

Die jeweiligen Leiterplattentechnologien der Standards sind derzeit auf den CAD-Systemen Mentor-Expedition, Mentor-Pads und Altium Designer als Templates angelegt.

Soweit keine Kundenvorgaben bestehen, setzt GED die Bauteilefootprints nach IPC 7351 ein.

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_row_inner][vc_column_inner][/vc_column_inner][/vc_row_inner][vc_message color=“alert-info“ message_box_color=“alert-info“ icon_type=“pixelicons“ icon_pixelicons=“vc_pixel_icon vc_pixel_icon-info“]Ihr direkter Kontakt zu uns

Telefon: +49 (0) 2247 9219-0

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

BGA-Routing

[vc_row][vc_column width=“2/3″][vc_column_text]

Höhere Zuverlässigkeit und niedrigere Kosten mit HDI-Technologie

Durch die Wahl der Anschlusstechnologie stellt der PCB-Designer der die Weichen für Zuverlässigkeit und Kosten der Leiterplatte. Weitere wesentliche Punkte sind der Lagenaufbau, mögliche Impedanzen (single ended und differenzielle) und von den Bauteilherstellern geforderte Leiterbahn-Längenausgleiche.


BGA-Bauteile: Anschlusskonzepte und Verbindungsstrategien für steigende Pincounts und immer feinere Raster

BGAs (Ball Grid Array) sind SMD-Bauteile mit Anschlüssen auf der Unterseite des Bauteils. BGAs gibt es bereits mit wenigen Anschlüssen, zum Beispiel 5 Pins, in der in der Regel haben sie aber mehrere hundert Anschlüsse. Jeder Anschluss ist mit einer Lötkugel (engl. ball) versehen. Alle Anschlüsse sind im Allgemeinen in einem gleichmäßigen Flächenraster oder einer Matrix unter dem Bauteil verteilt angeordnet. Von anfänglichen Rasterabständen mit 1,5 mm und 1,27 mm in den 1980er Jahren, sind die BGA-Raster erst seit dem Ende der 90er kleiner geworden. Gängige Raster sind heutzutage: 1,27 mm – 1,00 mm – 0,80 mm – 0,75 mm – 0,50 mm. Noch kleinere Raster findet man mit 0,40 mm und 0,30 mm in mobilen Anwendungen.

Allheilmittel µVia-Leiterplatte?

Bei mehreren hundert Bauteilanschlüssen ist die Zahl der „routbaren“ Pins pro Lage begrenzt. Schnell ist klar: Die inneren Anschlussreihen können nur noch direkt mit einer Durchkontaktierung angeschlossen und auf einer weiteren Lage gerouted werden. Der PCB-Designer ist hier gefordert, Strategien zu entwickeln, um mit kostengünstigen Lagenaufbauen optimale Routingergebnisse zu erreichen. Nicht immer ist eine µVia-Leiterplatte das Allheilmittel. Einige Strategien aus einer Vielzahl an Projekten bei GED werden hier vorgestellt.


Das Design beginnt mit der Bauteiledefinition

BGA1Zu Beginn des Designs steht die Bauteildefinition eines BGA, dabei müssen die Herstellervorgaben unbedingt beachtet werden. Diese definieren elementar die Anschlussabstände, die Lötkugeldurchmesser und die Gehäusegeometrien. Zusätzlich gibt teilweise auch Vorgaben an die Ladeflächen der Leiterplatte, die Lötstoppmasken-Öffnung und ggf. an die Schablone der Lötpastenmaske. Bei der Bauteil-Definition ist der PCB-Designer häufig auf sich alleingestellt und rein auf seine Erfahrung angewiesen – es fehlt oft an validen Rahmenvorgaben und Herstellerinformationen. Dabei werden bereits in dieser Phase wichtige und grundsätzliche Dinge über die spätere Technologie, Zuverlässigkeit, Qualität und Kosten der Leiterplatte entschieden. Bei der Bauteiledefinition stehen in der Regel der spätere Lagenaufbau, die Technologie der Vias’ oder die Leiterzugbreiten und Abstände noch nicht fest. Wie also sind die Ladeflächen definieren? Hier ein Bild:


BGA2Der diagonale Anschlussabstand lässt sich gemäß dem Satz des Pythagoras noch relativ einfach ableiten. Der Abstand zwischen den Pads auf der Leiterplatte, hier mit „?,?? mm“ bezeichnet, hängt zusätzlich von den Padgrößen ab. Nicht vergessen darf man allerdings, dass zwischen die Pads im Inneren des BGA Vias gesetzt werden müssen. Sind vom Hersteller keine Vorgaben zu den Padgrößen auf der Leiterplatte gemacht, kann man hier auch logisch rückwärts rechnen. Möchte man z. B. ein Via der Größe 0,60 mm verwenden und es ist auf den Aussenlagen 0,15 mm Abstand zu den Pads des BGA einzuhalten, so müssen die Pads in der Diagonale mind. 0,90 mm auseinander stehen.


Standard-Via-Technik oder µVia-Technologie?

Für die Pads des BGA ergibt sich dann eine maximale Größe im Bereich 0,50 mm. Eine derartige Betrachtung sollte bereits bei der Bauteiledefinition berücksichtig werden, um nicht von Haus aus schon eine Routing unmöglich zu machen. Manchmal entscheiden hier nur wenige µm darüber, ob ein Via noch hineinpasst oder nicht und ob eine Standard-Via-Technik produziert werden kann oder ob eine µVia-Technologie verwendet werden muss.

Beachtet werden sollte hier auch, mit wie vielen Leiterbahnen man in einer Innenlage zwischen den Vias routen kann.

BGA3Bei verbleibenden 0,40 mm müsste hier z. B. auf den Innenlagen eine Struktur von 130 µm gewählt werden, um zumindest mit einer Leiterbahn zwischen den Vias routen zu können. An dieser Stelle könnte die Auswahl von Vias mit Pads einer Größe von 0,55 mm und Strukturen mit dann 150 µm kostengünstiger sein.

BGA4Bei BGA mit Anschlussabständen von 0,80 mm, dies ist ein gängiger Abstand für z. B. DDR2-Speicherchips von diversen Herstellern, verschärfen sich diese Überlegungen. Eine Möglichkeit, µVia zu vermeiden, kann hier ein weiteres Verkleinern der Vias sein.

Ein BGA mit Anschlussabständen von 0,80 mm ist für GED noch kein Grund zur Verwendung einer µVia-Technologie. Die Viapad-Größe von 0,50 mm muss mit dem Leiterplattenhersteller abgestimmt sein und auch für geplante Serien geprüft werden.

Quelle: TMS320DM365 von TI
Quelle: TMS320DM365 von TI

Kommt man in den Bereich der 0,65 mm-Anschlussabstände, den sogenannten UFBGA (ultra thinfine pitch ball grid array), spitzen sich diese Überlegungen allerdings zu. Der Bereich der Verkleinerung konventioneller Vias findet ein Ende. Stattdessen kann dann der Einsatz von µVia-Leiterplatten und entsprechender µVia-Pads von 300 µm oder 350 µm eine Lösung sein. Ein Beispiel für einen UFBGA:

 

 

 

 

Längst ist die Technik noch einen Schritt weiter: Die Bauteilehersteller setzten für ihre neuesten und noch höher integrierten Schaltungen BGA-Gehäuse mit Anschlussabständen von 0,40 mm ein.

Quelle: STM32F215xx von ST
Quelle: STM32F215xx von ST

 

 

 

 

 

 

 

 

 

 

Aufgrund der Belegung kann dieses Gehäuse mit nur einer µVia-Lage gerouted werden. Ist ein solches Gehäuse allerdings voller belegt und hat keine große Freifläche im Inneren, muss man über einen Mehrfach-µVia-Lagenaufbau nachdenken.

BGA7Fazit: Die Auswahl einer Leiterplattentechnologie entscheidet maßgeblich über Zuverlässigkeit und Kosten bzw. ob man überhaupt alles wie gewünscht anschließen kann. Darum sind bereits zu Beginn des ersten Designs auch schon mögliche, spätere Redesigns mit zu bedenken!

11.04.2011 Carsten Kindler, CID+ und FED-Designer, GED mbH

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_row_inner][vc_column_inner][/vc_column_inner][/vc_row_inner][vc_message color=“alert-info“ message_box_color=“alert-info“ icon_type=“pixelicons“ icon_pixelicons=“vc_pixel_icon vc_pixel_icon-info“]Ihr direkter Kontakt zu uns

Telefon: +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

Fertigungsgerechtes Design – dfm

[vc_row][vc_column width=“2/3″][vc_column_text]

Design for manufacturing: Optimale Fertigungskosten mit effizientem Layout

Design for manufacturing (Dfm) ist selbst für kleine Serien ein entscheidender Faktor für die Fertigungskosten der elektronischen Baugruppe oder Leiterplatte.


Die GED-Designer sind auch in der Elektronikfertigung geschult. Das Wissen über die einzelnen Fertigungsschritte und Technologien ist gerade bei SMD und CoB unverzichtbare Voraussetzung für preisoptimierte Produkten. Allein die falsche Anordnung eines Bauteils kann bei SMD die Bestückungskosten um 50 Prozent erhöhen. Doch Dfm fängt schon früher an. Auch die Leiterplattenherstellung selber ist ein kostensensitiver Bereich. Unser umfangreiches Wissen aus der Leiterplatten- und Verbindungstechnik stellt sicher, dass Sie die beste Lösung erhalten.

Modernste Maschinen

GED produziert mit modernstem Equipment
GED produziert mit modernstem Equipment
  • Erprobte Produktionsabläufe
  • Erfahrung in allen Technologien
  • Hohe Motivation
  • Starke Partner

Unser Leistungsspektrum Bestückung

  • Bauteilebeschaffung
  • Bedrahtet
  • SMD
  • Finepitch SMD
  • BGA & MicroBGA
  • CoB & Flip Chip
  • Einpresstechnik

Unser Leistungsspektrum Leiterplatten

  • 1 bis 2 Lagen
  • Multilayer
  • Starrflex
  • Flex
  • Heatsink
  • HDI-MicroVia
  • COB

Komplett- und Eil-Service

CAD-Layout
+ Leiterplatte
+ Bestückung

in 2 bis 3 Wochen

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_row_inner][vc_column_inner][/vc_column_inner][/vc_row_inner][vc_message color=“alert-info“ message_box_color=“alert-info“ icon_type=“pixelicons“ icon_pixelicons=“vc_pixel_icon vc_pixel_icon-info“]Ihr direkter Kontakt zu uns

Telefon: +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.[/vc_message][vc_column_text]Komplett- und Eil-Service

+ CAD-Layout
+ Leiterplatte
+ Bestückung

in 2 bis 3 Wochen[/vc_column_text][/vc_column][/vc_row]

Designflow und CAD-Design

[vc_row][vc_column width=“2/3″][vc_column_text]

Optimaler Designflow: CAD-Design entscheidet über Kosten

Elektronikdesign und Leiterplatten-Layout beeinflussen bis zu 70 Prozent der Produktkosten. Außerdem entscheidet Design und Layout wesentlich mit über die Leistungsfähigkeit und das EMV-Verhalten der Schaltungen sowie die spätere Gesamt-Produktqualität.


Die Design-Experten und Elektronik-Ingenieure von GED legen größten Wert auf eine durchgängige, vernetzte Entwicklung – von der ersten Beratung über das eigentliche Leiterplatten-Layout und CAD-Design bis hin zur Planung der späteren Produktion. Kunden profitieren dabei vom ausgeprägten technologischen Know-how in der Aufbau- und Verbindungstechnik und auch der Erfahrung in der Kostenoptimierung von Leiterplatten und kompletten Baugruppen und Geräten.


  • Gut lötbare und passende Bauteil-Footprints –

    auch für QFP-Pitch zum Wellenlöten – sind die Grundlage für eine funktionierende Bestückung und Lötung. Die GED-Libraries umfassen derzeit mehrere tausend Bauteile und basieren auf langjähriger Fertigungserfahrung großer Unternehmen. Bleifrei optimierte Landpattern stellen optimale Lötergebnisse und geringere Nacharbeit sicher.


Die Qualität von Elektronikprodukten ist kein Zufallsergebnis:
Design beeinflusst bis zu 70 Prozent der Produktkosten


  • Die optimale Bauteilanordnung

    ist nicht nur aus elektrischer und EMV-Sicht erforderlich. Sie entscheidet – in fertigungstechnischer Hinsicht – auch über die späteren Bestückungskosten. Wir platzieren strikt nach Ihrem Bauplan. Und wissen, welche Parameter bei Einpresstechnik und Bügellöten gelten, oder auch, wie das Design an bestimmte Teststrategien anzupassen ist.

GED: CAD-Designflow für optimales Leiterplattendesign
GED: CAD-Designflow für optimales Leiterplattendesign
  • Wir entflechten interaktiv

    (manuell). Das ist zunächst zeitaufwendiger als Autorouting. Jedoch haben GED-Layouts in der Regel um 30 bis 60 Prozent kürzere Verbindungen. Das spart Lagen – die Leiterplatten werden fertigungsgerechter, und die Serienkosten sind niedriger. Zusätzlich verbessert dies erheblich die Störfestigkeit Ihrer Schaltung. Mit interaktiver Entflechtung sparen Sie zum Beispiel bei 6- bis 8-Lagen-Multilayern in der Regel zwei Lagen ein.

  • Bessere EMV-Eigenschaften

    erreichen wir zusätzlich durch
    – eine bessere Anbindung der Block-C’s,
    – einen EMV-gerechten Lagenaufbau und
    – EMV-gerechtes Routing.
    Damit wirken Ihre Block-Kondensatoren dann auch optimal.

  • Unsere optimale Dokumentation

    reduziert konsequent Rückfragen und Fehler, die sonst aufgrund mangelhafter Unterlagen und Spezifikationen auftreten können – und spart damit Zeit und Kosten. Praktisches Detail: getrennte Doku für Leiterplatten und Bestückung. Auch für den Standard-Multilayer geben wir einen detallierten Lagenaufbau an. Damit erreichen wir reproduzierbare Qualtät. Zusätzlich zu den Gerber- und Bestückdaten stellen wir die Dokumentationsunterlagen für die Leiterplatten als farbige Papierplots und in digitaler Form – als plattformunabhängige PDF-Datei – zur Verfügung.

  • Systematische Arbeitsweise nach dem PKP –

    Produkt-Kreations-Prozess – sowie unsere selbst erstellten Checklisten und Hilfsmittel gewährleisten einen hohen Qualitätsstandard. Als Dienstleistungsunternehmen berücksichtigen und koordinieren wir alle an der Prozesskette beteiligten internen und externen Abteilungen oder Zulieferer. Mit unserem Design Flow können wir uns außerdem in die Entwicklungsumgebung unserer Kunden integrieren – unabhängig davon, ob dies beim Kunden vor Ort oder von uns aus erfolgt.

  • First Time Right ist unsere Maxime.

    Über 100 Mannjahre Erfahrung und ein hochmotiviertes Team sorgen dafür, dass weniger Redesigns entstehen. Das spart Zeit und Geld.

  • Wir garantieren 100-prozentige Datenkompatibilität

    zu EDA-Systemen von MENTOR, EXPEDITION, PADS, BARTELS, PROTEL, INTEGRA, EAGLE u. a. Unsere CAD-Systeme werden laufend gewartet, d. h. neueste Version und optimaler Support.

  • Unsere Designingenieure

sind alle vom FED und IPC (USA) als CID (certified interconnect designer) zertifiziert. Damit zählt unser Team zu den Besten in Europa.

  • Das Unternehmen GED ist nach ISO 9001 : 2000 zertifiziert –

    mit der Nr. 512041615.

GED: Optimaler CAD-Design Flow für optimales Leiterplattendesign

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_row_inner][vc_column_inner][/vc_column_inner][/vc_row_inner][vc_message color=“alert-info“ message_box_color=“alert-info“ icon_type=“pixelicons“ icon_pixelicons=“vc_pixel_icon vc_pixel_icon-info“]Ihr direkter Kontakt zu uns

Telefon: +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.[/vc_message][vc_column_text]GED CAD-Designflow für eine durchgängige, vernetzte Entwicklung[/vc_column_text][/vc_column][/vc_row]

3D-Elektronik-Lösungen

[vc_row][vc_column width=“2/3″][vc_column_text]

GED goes 3D: Die neue Dimension für innovative Elektronikprodukte

Integra3DElektroniktives Design von Elektronik und Mechanik sorgt für sinkende Kosten und steigende Leistung – mit ganz neuen, erweiterten Kundenlösungen! Die Integration von Mechanik und Elektronik ermöglicht in Systemen mit begrenztem Bauraum zunehmende Funktionalität und Flexibilität. Mechatronische Ansätze, gekennzeichnet durch enorme Gestaltungsfreiheit, eröffnen Raum für Innovation und Rationalisierung.


Komplexe Baugruppen – Design, Test, Fertigung

ELDES_DST-juli2009 004Komplexe, hochperformante Baugruppen stellen besondere Anforderungen an die Aufbau- und Verbindungstechnologie (AVT). Ein optimales EMV-Konzept, gute Signalintegrität sowie ein fertigungs- und testgerechtes Design bilden die Basis für ein zuverlässiges und erfolgreiches Produkt.

Moderne Prozessoren wie der Atom©-Prozessor mit DDR-RAMs oder komplexe FPGAs mit PCIexpress Bussystemen haben heute oft Signalübertragungsraten von bis zu 10 Gbit. Diese Signale sind zu klassifizieren und nach speziellen Regeln zu verbinden. Kontrollierte Impedanzen und differenzielle Leitungsführungen mit Längenausgleich ermöglichen eine optimale Highspeed-Signalübertragung.

Simulation vermeidet RedesignsGED_HyperlynxLaengenausgleich_02

GED verfügt über langjährige Expertise im Design komplexer HDI-Leiterplatten. Wir nutzen bereits in der Designphase umfangreiche Pre- und Postsimulationen, um EMV und Signalintegrität der Baugruppen zu untersuchen und zu optimieren. So vermeiden wir systematisch kostenintensive Redesigns in der Produktion.


3D Elektronik – Integrative Entwicklung räumlich angeordneter Elektronik

Dreidimensionale Elektronik ist das Erfolgskonzept für besonders kleine, leistungsstarke stationäre und mobile Geräte. Aus der intelligent verdichteten Kombination von Mechanik und Elektronik entstehen hochintegrative Bauteile und Geräte.

Concurrent Engineering

GED setzt dafür auf die integrative Konstruktion von räumlicher Elektronik – mittels 3D-Mechanik-CAD und Elektronik-CAD. Der Datenaustausch zwischen beiden Systemen erfolgt in Echtzeit und erlaubt simultanes Entwickeln. Unsere Elektronikdesigner erhalten die Gehäusedaten aus der Mechanikkonstruktion und konstruieren – mit wesentlich mehr Freiheitsgraden – Elektronik und Leiterplatten direkt in die Umgebung hinein.

Die Vorteile liegen auf der Hand: schnellere und bessere Ergebnisse, dementsprechend weniger Redesigns und geringere Entwicklungskosten. Damit können wir Ihnen neue, erweiterte, einfach bessere Lösungen bieten:

  • Reduzierung der Teilezahl und Miniaturisierung
  • Rationalisierung der Produktion
  • Höhere Zuverlässigkeit – niedrigere Kosten
  • Konstruktion und Simulation von verschachtelten Leiterplatten
  • GED SMART Flex- und Starrflex-Konzepte
  • MID – Molded Interconnect Device

Hochstrom – technologieorientierte Systementwicklung

Neue Aufbau- und Verbindungstechnologien bestimmen im entscheidenden Maß über neue Applikationen leistungselektronischer Systeme. Basis für neue erfolgreiche Mechatronikkonzepte ist dabei der hohe Integrationsgrad von Leistungs- und Signalelektronik in Form von SMART Power-Baugruppen. Wir von GED wissen, wie es geht: Mit aktuellstem Know-how und langjähriger Erfahrung setzen wir für Sie kosten- und leistungsoptimierte Hochstrom-Lösungen um!

Ströme von 50 bis 1.000 Ampere übertragen

Das GED-Leistungsspektrum umfasst die komplette, interdisziplinäre Entwicklung neuer Aufbau- und Verbindungstechnologien. Dazu gehören Aspekte wie Packaging, Entwärmung, Montage- und Anschlusskonzepte, Hochstrommessung, Energieverteilung, kontaktloses Schalten und Batteriemanagement.

Simulation im GED eigenen Hochstromlabor

Wir verfügen über spezielle Entwicklungs- und Simulationtools für Leistungselektronik. Der GED Hochstrom-Komplettservice bietet Ihnen optimierte Entwicklungs- und Designlösungen, verbunden mit hoher Termintreue – inklusive Test, Simulation, Qualitäts- und Systemprüfung in unserem eigenen Hochstromlabor.


Embedded Elektronik: SIP System in Package – kleiner, schneller, besser

Miniaturisierung in 2,5 und 3D Chipmodule

GED miniaturisiert Ihre Elektronik. Für die hochintegrierte Verbindungstechnik setzt GED verschiedene hochmoderne Verfahren ein. Aktuelle Substrattechniken mit Leiterstrukturen bis zu 10 μm, Vias von 30 μm und miniaturisierten Bauteilen wie Dies, Flip und Micro-BGA stoßen in völlig neue Bereiche vor. Besonders die 3D-Chipmodule ermöglichen extreme Miniaturisierungsgrade, indem eingebettete Bauteile auf mehreren Ebenen übereinander platziert werden.

  Die Vorteile:

  • Steigerung der Systemperformance
  • Reduzierung der Verlustleistung
  • Optimierung der EMV und Signalintegrität
  • Miniaturisierung, Gewichtsreduzierung, höhere Zuverlässigkeit
  • Verhinderung von Nachbau
  • Preisoptimierung bei steigender Stückzahl

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_row_inner][vc_column_inner][/vc_column_inner][/vc_row_inner][vc_message message_box_color=“alert-info“ icon_type=“pixelicons“ icon_pixelicons=“vc_pixel_icon vc_pixel_icon-info“]Ihr direkter Kontakt zu uns

Telefon: +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

Schaltreglerdesign

[vc_row][vc_column width=“2/3″][vc_column_text]

Wie der Strom richtig fließt

Optimales Schaltreglerdesign – von der Schaltplananalyse über die Platzierung der Bauteile bis zum Leiterbahnlayout

Der Vorteil moderner Schaltregler-Netzteile liegt in ihrem hohen Wirkungsgrad, verbunden mit einer geringen Wärmeentwicklung. Heute finden sie verstärkt Anwendung in Prozessorschaltungen oder mit komplexen FPGAs (integrierte Schaltkreise mit programmierbarer Schaltung), die eine Vielzahl von Spannungen benötigen. Der Strombedarf moderner Prozessoren und FPGAs steigt in Richtung mehrerer Ampere pro Bauteil. Für eine sichere und störungsfreie Funktion des Schaltreglers ist ein kompaktes, induktivarmes Layout entscheidend.


Was sind die wichtigsten Kriterien beim Schaltreglerdesign?

Zunächst müssen die Bauteile hinsichtlich ihrer Anforderungen an das Design ausgewählt werden. Hier ist z. B. bei einem Kondensator neben dem Kapazitätswert auch der ESR zu beachten (Equivalent Series Resistance, äquivalenter Serienwiderstand, in dem Leitungs- und Umpolungsverluste des Kondensators zusammengefasst sind), außerdem die Lebensdauer und der Temperaturbereich. Darüber hinaus sind unter anderem auch die Werte der Induktivitäten optimal zu dimensionieren.

Kompakter und induktivarmer Layoutaufbau

Beim Layout ist es elementar wichtig, die Bauteile so zu platzieren, dass sie einen möglichst kompakten und induktivarmen Aufbau bilden. Die Stromflussrichtung der jeweiligen Kreise muss hierbei unbedingt beachtet werden. Ebenso ist genauestens darauf zu achten, wie die unterschiedlichen Massen (GND) im Layout verdrahtet werden.

Die Grundfunktion eines „Step-Down-Reglers“ zeigen wir nachstehend auf. Beispielhaft wird eine Gleichspannung in eine kleinere Gleichspannung umgesetzt.

Grundschaltung: Der Schalter wird in der Praxis durch einen Schalttransistor ersetzt
Grundschaltung: Der Schalter wird in der Praxis durch einen Schalttransistor ersetzt
Bei geschlossenem Schalter wird die Spule L geladen. Es fließt ein Strom durch L und Last
Bei geschlossenem Schalter wird die Spule L geladen. Es fließt ein Strom durch L und Last
Bei geöffnetem Schalter wird Spule L über die Last und Diode entladen
Bei geöffnetem Schalter wird Spule L über die Last und Diode entladen

Designvorgaben der Hersteller unbedingt beachten

Die Problematik liegt im Grund-Wirkungsprinzip des Schaltreglers, nämlich dass er Ströme von mehreren Ampere im kHz-Bereich schaltet. Bei falscher Umsetzung kann dies nicht nur zu erheblichen Störungen und EMV-Probleme führen, sondern im schlimmsten Fall zum Versagen des Schaltreglers. Die Designvorgaben des Bauteileherstellers sind deshalb unbedingt zu beachten. Oft sind jedoch durch bauliche Restriktionen oder andere Lagenaufbauten die Vorgaben nicht umsetzbar. Dann ist es besonders wichtig, dass der Layouter über entsprechendes Know-how verfügt und weiß, worauf es ankommt.

GED entwickelt Standardablauf zur Qualitätssicherung im Schaltreglerdesign

Mehrere Faktoren sind für eine erfolgreiche Umsetzung des Schaltregler-Designs zu berücksichtigen. GED hat zur Qualitätssicherung einen Standardablauf für den Entwurf von Schaltreglerdesigns festgelegt:

  • Analyse des Kundenschaltplans bezüglich bestimmter Bauteile
  • Stromkreisanalyse hinsichtlich der verschiedenen Schaltzustände
  • Bauteileplatzierung für eine induktivarme Verdrahtung und optimalem Stromkreis unter Berücksichtigung der Stromflussrichtung im Layout
  • Leiterbahnkonzept für möglichst niederohmige Verbindungen
  • Entwicklung eines Masse-Konzeptes

Die jahrelange Erfahrung der GED auf dem Gebiet unterschiedlichster Schaltreglerdesigns stellt sicher, dass der Kunde eine zuverlässige Lösung erhält. GED unterstützt ihre Kunden neben dem Layout von Schaltreglern auch allgemein bei der Schaltungsentwicklung.

Beispiel für eine komplexe Weitbereichs-Schaltregler mit Strommessschaltung (Quelle: Linear Technologies)
Beispiel für eine komplexe Weitbereichs-Schaltregler mit Strommessschaltung (Quelle: Linear Technologies)

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_row_inner][vc_column_inner][/vc_column_inner][/vc_row_inner][vc_message color=“alert-info“ message_box_color=“alert-info“ icon_type=“pixelicons“ icon_pixelicons=“vc_pixel_icon vc_pixel_icon-info“]Möchten Sie mehr erfahren? Rufen Sie einfach an oder schreiben Sie uns:

Telefon: +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]

Highspeed-Design

[vc_row][vc_column width=“2/3″][vc_column_text]

Highspeed – moderne Signalübertragung

Bei modernen mobilen Geräten und Industriegeräten besteht oft die Anforderung, die Elektronik auf kleinsten Bauraum bei geringem Gewicht mit hoher Zuverlässigkeit zu kombinieren. Unter dem Namen SMARTflex bietet GED jetzt einen Service zur Planung und Fertigung von flexiblen Leiterplatten und Verbindungen für Highend-Anwendungen.


SMARTflex-Verbinder mit Schirmung – ideal für Highspeed-Signale in störungsreicher Industrieumgebung

Mit flexiblen gedruckten Schaltungen (FPCs) lassen sich enge mehrdimensionale Elektronik-Konzepte optimal realisieren, auch in komplexen Anwendungen. Denn FPCs eignen sich sehr gut dafür, hohe Signalraten auf Verbindungen zwischen Baugruppen oder Steckverbindern zu übertragen, wie sie bei Multimedia- und Bildverarbeitungsgeräten entstehen. Aber auch moderne Bussysteme für Industrieelektronik oder Medizintechnik wie Gigabit Ethernet, PCIexpress oder USB 3.0 erreichen Frequenzen im Gigahertz-Bereich. Der Trend der Signalraten liegt bei modernen Geräten im Bereich von 2,5 bis 10 Gbit.

links: Flexverbinder für Industriekamerasystem, rechts: komplexe Flex-LP aus einem Mobiltelefon
links: Flexverbinder für Industriekamerasystem, rechts: komplexe Flex-LP aus einem Mobiltelefon

Flexkabel2


Differentielle Signalübertragung

Die Dämpfung von -3 dB bedeutet eine Reduzierung auf ca. 70 % des Originalwertes der Spannung und auf 50 % der Leistung
Die Dämpfung von -3 dB bedeutet eine Reduzierung auf ca. 70 % des Originalwertes der Spannung und auf 50 % der Leistung

Die Signalübertragung im Gigabit-Bereich erfolgt häufig mit differentieller Signalübertragung. Die Vorteile dieser Übertragungsart sind eine hohe Störsicherheit und Übertragungsbandbreite. Es können kleine Signalpegel verwendet werden; damit verbunden ist ein reduzierter Leistungsbedarf für die Treiberbausteine. Häufig ist die Signalübertragungskette für eine differentielle Impedanz von 100 Ohm ausgelegt, USB-Signale sind für 90 Ohm ausgelegt. Wegen der niedrigen Betriebsspannungen von 3,3 V oder gar nur 1,8 V sind die Abstände der Schaltpegel sehr gering. Für eine zuverlässige Übertragung ist eine hohe Störsicherheit daher besonders wichtig.

Im Gigabit-Bereich spielt die Reduzierung der Leitungsverluste eine wichtige Rolle. Diese Verluste werden hervorgerufen durch die dämpfenden Eigenschaften der verwendeten Materialien, die Leitungsgeometrie und auch die Anschlüssen. Um Leitungsverluste zu reduzieren, ist eine verlustarme Auslegung des kompletten Verbindungssystems erforderlich, also nicht nur der Leitung, sondern auch aller Anschlüsse wie zum Beispiel Stecker.


Führung der Leitungspaare

Flexkabel3 Flexkabel4Zur Führung der Leitungspaare stehen bei der differentiellen Signalübertragung verschiedene Techniken zur Verfügung. Das Leitungspaar kann nebeneinander oder übereinander geführt werden (Broadside oder Edge Coupled). Zur Reduzierung der Störanfälligkeit und zur Verbesserung der EMV-Eigenschaften werden die Verbindungen optimalerweise geschirmt geführt (Stripline).


Auslegung und Berechnung der Leitungspaare

Flexkabel5Um eine sichere Signalübertragung zu gewährleisten, ist bei der Auslegung und Berechnung des physikalischen Leitersystems auch wichtig, die Verluste im entsprechenden Frequenzbereich zu betrachten. Bereits bei Verbindungsstrecken ab 50 mm zeigen sich relevante und zu berücksichtigende Werte. Mit dem Fieldsolver Softwaretool Si9000 von Polar lassen sich diese Einflüsse bereits bei der Auslegung des Verbindungssystems simulieren. Die Simulation im Bild unten zeigt einen Verlust von Dielektrikum und Leiter von -1,2 dB (blaue Kurve) bei einer Leiterstrecke von 250 mm und einer Frequenz von 1 Ghz.

Die Auslegung des Leitersystems ist so zu dimensionieren, dass die dielektrischen Verluste im Träger und die Skin-Verluste des Leiters möglichst klein gehalten werden. Bei 2,5 Gbit Übertragung sollte eine Länge von 500 mm nicht überschritten werden. Bei flexiblen Leitern kann diese Konstellation schwierig werden, weil die Designparameter eine Gesamtdicke des Flexverbinders von > 0,5 mm ergeben; dieser ist nicht mehr sonderlich flexibel. GED setzt spezielle Designtechniken und spezielle Materialien ein, die es ermöglichen, geringere Dicken von zum Beispiel 0,25 mm zu erreichen.

Man kann verschiedene Parameter beeinflussen, die sich dann entsprechend auswirken:

  • Niedrigere Dielektrizitätskonstante (Material) = Höhere Impedanz
  • Schmalere Leiterbreite und Dicke = Höhere Impedanz
  • Dickeres Dielektrikum = Höhere Impedanz
  • Spezielle Designtechniken, präzisere Fertigungstoleranzen = Höhere Impedanz

Hochflexible, sehr dünne Highspeed-Verbinder

Hierfür setzt GED ein spezielles kleberloses Polyimid ein, das nur 20 µm dick ist. In Kombination mit LCP-Folien (Liquid Crystal Polymer) wird ein εr von 2,9 erreicht, gegenüber 3,8 bei Standard-Polyimid-Aufbauten. Diese Materialkombination ist auch für Hochfrequenzanwendungen bis 20 GHz geeignet.


Signalintegrität und EMC-Analyse

Für anspruchsvolle Signalanforderungen im Multi-Gigabitbereich oder auch bei mechanisch komplizierten Verbindungsaufbauten bietet GED die Simulation der Signalintegrität an. Dabei werden nicht nur die Verbindungswege simuliert, sondern auch die Steckverbinder oder Durchkontaktierungen.

54d2a85fe0

Flexkabel8 Flexkabel7

Bereits im Vorfeld lassen sich schnell und einfach Simulationen mit der „Presimulation“ durchführen. Das hilft dabei, in der Konstruktionsphase schneller die geeigneten Werte zu finden. In der Presimulation lassen sich Crosstalk-Analysen durchführen. Außerdem hat man die Möglichkeit, auf diesem Wege die Leiterbreiten und Abstände mit dem Lagenaufbau zu optimieren und die Terminierung optimal anzupassen. Nach Fertigstellung des Routings erfolgt die Simulation der realen Übertragungsstrecken. Dadurch können vor dem Start der Leiterplattenfertigung Aussagen über die Signalübertragung auf der Leiterplatte gemacht werden. Dies spart Zeit und Kosten.


Der Service von GEDFlexkabel9

  • Beratung und Planung des Verbindungssystems
  • Berechnung der Flexleiters für LVDS-Highspeed-Signale oder andere Anforderungen
  • Beratung bei der Auswahl geeigneter Steckersysteme
  • Leiterbahn-Design, insbesondere Highspeed-Signale
  • Fertigungsabstimmung und Testkonzept
  • Lieferung komplett bestückter und geprüfter Flexverbinder

Der erweiterte Service

  • Simulation der Signalintegrität mit Mentor Hyperlynx
  • Mechanische Konstruktion inklusive Einbauplanung und Befestigung
  • Konzepte für Leistungssteigerung und erhöhte Zuverlässigkeit
  • Ersatz von Kabelbäumen, Kostenoptimierung

[/vc_column_text][/vc_column][vc_column width=“1/3″][vc_row_inner][vc_column_inner][/vc_column_inner][/vc_row_inner][vc_message color=“alert-info“ message_box_color=“alert-info“ icon_type=“pixelicons“ icon_pixelicons=“vc_pixel_icon vc_pixel_icon-info“]Ihr direkter Kontakt zu uns

Telefon: +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]