Start der FED Regionalvorträge zur 3D-Elektronik und Starrflex-Leiterplattentechnologie
Erfolgreicher Auftakt der „FED Rundreise“: Am 15. März 2016 haben Hanno Platz, Geschäftsführer der GED mbH, und Andreas Schilpp, Product Manager Circuit Boards bei Würth Elektronik, ihre Vortragsreihe in den FED Regionalgruppen begonnen. In Erlangen, Neustadt/Orla und Mittweida stellte Hanno Platz Anwendungen und Zukunftspotenziale der 3D-Elektronik vor; Andreas Schilpp referierte zur Systemzuverlässigkeit mit der Starrflex-Leiterplattentechnologie. Gastgeber waren die FED Regionalgruppen Nürnberg, Jena und Dresden. Beide Vorträge trafen in allen drei Gruppen auf viel Interesse bei den jeweils rund 80 Teilnehmern und boten den willkommenen Anlass zu anregenden Fachgesprächen.
Besuch bei IMM
In Mittweida fand die Veranstaltung bei der Firma IMM statt. Hier konnten sich die Besucher nicht nur ein Bild von den neuesten 3D-Elektroniklösungen machen. Darüber hinaus hielt Professor Dipl.-Ing. Detlev Müller, Gründer von IMM, einen einführenden Vortrag über die ersten 25 Jahre der Firma – vom Ein-Mann-Unternehmen zur international agierenden IMM Gruppe.
Die weiteren Vortragstermine der FED Regionalgruppen 2016 finden Sie hier.
FED vor Ort: Hanno Platz und Andreas Schilpp bei der Regionalgruppe Dresden
17. März 2016. Heute hat in Mittweida bei der Firma IMM die dritte diesjährige regionale FED Vortragsveranstaltung mit Hanno Platz, GED, und Andreas Schilpp, Würth Elektronik, stattgefunden. Rund 80 Teilnehmer der Regionalgruppe Dresden konnten sich in der ersten Runde ein Bild von den neuesten 3D-Elektroniklösungen machen. Darüber hinaus hielt Professor Dipl.-Ing. Detlev Müller, Gründer von IMM, einen einführenden Vortrag über die 25 Jahre der Firma – vom Ein-Mann-Unternehmen zur international agierenden IMM Gruppe.
Die beiden Auftaktveranstaltungen der FED Regionen mit Hanno Platz und Andreas Schilpp fanden am 15. und 16. März statt: zum Artikel.
Die weiteren Vortragstermine der FED Regionalgruppen 2016 finden Sie hier.
Wollen Sie mehr über unsere Kompetenzen und Leistungen in der 3D-Elektronik erfahren?
Gelungene Sonderveranstaltung der FED Regionalgruppe Düsseldorf: Am 3. März 2016 hatte sie die Gelegenheit, die Autoproduktion bei Ford in Köln zu besichtigen. Der RG Leiter, GED Geschäftsführer Hanno Platz, konnte fast 60 Teilnehmer zur dieser informativen Werksführung begrüßen. Über 1.000 Roboter ermöglichen in Köln eine 98-prozentige Automatisierung der Fahrzeugherstellung. Sie produzieren 1.800 Ford Fiesta täglich. Gekrönt wurde die Veranstaltung durch einen Vortrag von Dr.-Ing. Dipl.-Wirt.-Ing. Heiner Hans Heimes, RWTH Aachen, Institut für Production Engineering of E-Mobility Components. Sein Thema waren die „Zukünftigen Perspektiven der Elektromobilität“.
Möchten Sie mehr zu unseren Leistungen in den Bereichen Automotive und E-Mobility erfahren?
Großer Ausstellungserfolg: GED auf dem Kooperationsforum 2016 von Bayern Innovativ zur Leiterplattentechnologie
Starkes Interesse zeigten die Besucher der diesjährigen Bayern-Innovativ-Fachtagung zur Leiterplattentechnologie an der Ausstellung von GED. Das Kooperationsforum, das Ende Januar in Nürnberg stattfand, stand unter dem Motto „Die Leiterplatte als Integrationsmodul in der Automobil-, Industrie- und Medizinelektronik“. Mit rund 300 Teilnehmern war die Veranstaltung ausgebucht. Eine Fachausstellung, an der sich GED mit einem eigenen Stand beteiligte, begleitete die hochkarätigen Expertenvorträge.
Mit Simultaneous Engineering schneller zum Serienprodukt
GED präsentierte unter anderem ein aktuelles Medizin-Entwicklungsprojekt, ein Hörsystem für Schwersthörgeschädigte, entwickelt für die Firma Globe. Das System besteht aus mehreren kabellosen Handgeräten wie einem Handmikrofon, in denen hochintegrierte, leistungsstarke Signalprozessoren die Synthese und Verbesserung der Sprachdaten übernehmen. Der schnelle Entwicklungsdurchlauf von sechs Monaten war nur durch den Einsatz von Simultaneous Engineering möglich. Baugruppen und Gehäuse wurden parallel mit modernen CAD-Tools entwickelt und dann für die Vorserie im Rapid Prototyping hergestellt.
Das Hörsystem-Konzept besteht aus einem Headset oder alternativ einem Brillenmikrofon, welches die Sprachdaten per Nahfunk an ein Taschengerät überträgt, in dem die hochintegrierte Elektronik mit Signalaufbereitung integriert ist. Die Sprachdaten werden digitalisiert, optimiert und per Bluetooth im 2,4 GHz Band an das Partnergerät übertragen. Die Datenoptimierung erfolgt mittels spezieller Algorithmen. So lassen sich zum Beispiel unvollständige Silben komplettiert und Störgeräusche reduzieren.
Diese Sprachdatenoptimierung erfordert eine hohe Rechenleistung in den mobilen Geräten. Sie verfügen daher über einen leistungsstarken DSP mit integriertem DDR-RAM (digitaler Signalprozessor) der Blackfin-Serie von Analog Device. Die Steuerung übernimmt ein STM32 Microcontroller, der die Sprachdaten aus dem Audio Codec Controller weiterverarbeitet. Für den Datenfunk wurden zwei Leiterplattenmodule mit unterschiedlichen Frequenzbereich (860 MHz und 2,4 GHz) entwickelt, die pinkompatibel tauschbar sind. Das Hauptgerät ist etwa so groß wie ein Handy und hat ein 4,3 Zoll Touchscreen-Display. Moderne Li-Io-Akkus stellen eine lange Betriebsdauer sicher.
Die Leiterplatten in den hochintegrierten Handgeräten und im Brillenmikrofon sind HDI-Multilayer (HDI, High Density Integration) mit 8-10 Lagen, Microvias und Impedanz-abgestimmten Leiterbahnen. Um die Geräte möglichst klein zu halten, wurde bei der Bauteileauswahl auf minimale Teilegrößen zurückgegriffen. CSP und µBGA Gehäuse, QFN und Bauteile bis 0201 stellen hohe Anforderungen an das Leiterplattendesign und die Fertigung. Dank Simultaneous Design waren bereits die ersten Baugruppen lauffähig und passen perfekt in die Gehäuse.
Sensorik, ein weiterer Anwendungsbereich für „Leiterplatten als Integrationsmodule“
Im Bereich von modernen „intelligenten Sensoren“ und der „miniaturisierten Sensorsysteme“ sind die Lösungen zwar weniger komplex, sie stellen jedoch teilweise noch höhere Anforderungen an die Integration. GED präsentierte dazu in Nürnberg aktuelle Entwicklungen aus dem Gassensorsystem HySeP mit integrierter, aktiver Gasmesskammer (mehr) und dem neuen Projekt „FreiForm“ (mehr), einem Sensorbaukasten für formangepasste IoT-Sensoren (IoT, Internet der Dinge). Die Forumsbesucher zeigten ein starkes Interesse an den Beispielen von GED zur Sensor-Miniaturisierung und Kostenoptimierung.
Flex-Leiterplatten, MIDs (Moulded Interconnection Devices) und die 3D-CSP-Technologie ermöglichen hier neuartige Sensorformen. Die energieoptimierten Sensorknoten arbeiten dank Energy Harvesting drahtlos und lassen sich an Formen wie Wellen oder Stifte anpassen, um sie in die Werkstücke, Werkzeuge oder Maschinen zu integrieren.
GED entwickelt in einem aktuellen, vom BMBF geförderten Industriekonsortium mit mehreren Partnern neue formangepasste Sensor- und Verbindungslösungen für das Internet der Dinge (IoT). Das Unternehmen verfügt dafür über das Know-how im Bereich Schaltungsdesign und die erforderlichen, speziellen Entwurfswerkzeuge. In Zukunft sollen sich damit OEM-Lösungen für die Sensorprojekte der Kunden möglichst einfach und schnell realisieren lassen. Ziel ist der „formangepasste, intelligente Sensor“.
Das Bild links zeigt ein Beispiel von vergrabenen (embedded) SO-Bauteilen in der Leiterplatte. Die Kavitäten können mit Harz gefüllt und mittels Prepreg geschlossen werden. Das Bild rechts zeigt eine gefaltete Flexschaltung für eine stiftartige Sensorbauform.
Wollen Sie mehr über Simultaneous Engeneering, IoT-Sensorik-Lösungen, Miniaturisierung und die Integration von Elektronik und Mechanik erfahren?
Kooperationsforum Leiterplatten: GED zeigt neueste Entwicklungen
Am 26. Januar 2016 veranstaltet Bayern Innovativ, Projektbereich BAIKEM, im Nürnberger Maritim-Hotel zum zwölften Mal das Kooperationsforum Leiterplattentechnologie. Das Thema 2016: „Die Leiterplatte als Integrationsmodul in der Automobil-, Industrie- und Medizinelektronik“. GED beteiligt sich mit einem eigenen Stand auf der begleitenden Fachausstellung an der renommierten Veranstaltung.
Mit dem Kooperationsforum bietet Bayern Innovativ der gesamten Elektronikbranche eine Plattform für die Vernetzung mit der Leiterplattenindustrie und für die weitere Entwicklung elektronischer Produkte. Themenschwerpunkte der Vorträge sind Trends und Herausforderungen wie Miniaturisierung, Zuverlässigkeit, Robustheit, Embedding Technologien, Hochstrom- und Wärmemanagement, Packaging Technologien sowie die Qualitätssicherung.
GED mit aktuellen Entwicklungen vor Ort
Die GED mbH wird ihre neuesten Entwicklungen zur 3D-Integration für die Miniaturisierung von Sensoren mit mechatronischen Lösungen und anderen interessanten Anwendungsbeispielen zeigen. Erstmals präsentiert das Unternehmen dabei auch das Mock-up eines QM-System für Medizingeräte, das aktuell bei GED in Entwicklung ist.
Die begleitende Ausstellung ist ein idealer Treffpunkt, um die Fachdiskussionen fortzusetzen und gezielt Kontakte zu schmieden und zu pflegen. Mit regelmäßig über 200 Teilnehmern hat sich das Kooperationsforum als feste Größe in der Elektronikindustrie etabliert. Bayern Innovativ richtet die Veranstaltung gemeinsam mit dem FED, dem VDMA Bayern und dem ZVEI Bayern aus.
Über Bayern Innovativ
Die Bayern Innovativ GmbH versteht sich als Innovationsmoderator für eine zukunftsfähige Wirtschaft. Als internationale Plattform stellt sie kundenorientierte Dienstleistungen für Innovation und Entwicklung zur Verfügung und unterstützen damit bayerische Unternehmen bei der erfolgreichen Etablierung in regionalen wie internationalen Märkten. Die Bayern Innovativ GmbH wurde 1995 von der Bayerischen Staatsregierung initiiert und gemeinsam von Politik, Wirtschaft und Wissenschaft als Gesellschaft für Innovation und Wissenstransfer mit Sitz in Nürnberg gegründet.
Kooperationsforum Leiterplattentechnologie
26.01.2016, Nürnberg, Maritim
Das Programm, eine Anmeldemöglichkeit und weitere Informationen finden Sie hier.
Wollen Sie mehr zu unseren Leistungen in der Automobil-, Industrie- und Medizinelektronik erfahren?
Rufen Sie uns einfach an:
+ 49 (0) 2247 92 19-0.
Oder senden Sie eine Nachricht.[/vc_message][/vc_column][/vc_row]
GED in der Einführungsphase des QM-Systems nach ISO 13485 für Medizinprodukte
GED führt die komplette Entwicklung eines akustischen Therapiegerätes nach der Medizingerätenorm für Klasse2a-Geräte durch. Ziel von GED ist es, mit der Fertigstellung der Entwicklung die Zertifizierung des Qualitätsmanagement-Systems nach ISO 13485 abzuschließen. Dazu war es erforderlich, die Vorentwicklungen und Vorarbeiten für die Produktspezifikation, die Risikoanalysen und die Software bereits von Anfang an nach dem Klasse-2a-Standard durchzuführen. Diese Phase ist bereits erfolgreich abgeschlossen. Ein Mock-up des Geräts zeigt GED auf der Fachausstellung zum 12. Kooperationsforum Leiterplatte Bayern Innovativ „Die Leiterplatte als Integrationsmodul in der Automobil-, Industrie- und Medizinelektronik“ der Bayern Innovativ GmbH am 26. Januar 2016, Maritim Hotel, Nürnberg.
Das Kopfhörer basierende Therapiegerät erhält laufend Bewegungspositionsdaten über einen integrierten Gyrosensor. Ein moderner 32bit ARM µController wertet diese Daten aus und kann dem Patienten über den Kopfhörer Richtungsanweisungen in einem synthetisierten Raumklang vorgeben. Ein Audio Codec Controller übernimmt die Audiodatenerzeugung für die Kommunikation mit dem Patienten, worüber dieser je nach Rückmeldung des Sensors entsprechend vorgefertigte Anweisungen zu Therapieübungen erhält. Eine besondere Funktion ist die Bedienung des Gerätes über eine implementierte Gestensteuerung. Der Patient kann zur Einstellung und und Bedienung mittels Kopfnicken oder Klopfzeichen am Gehäuse verschiedene Eingaben vornehmen. Das Gerät wird mit NiMH-Akkus betrieben und braucht nur einmal pro Woche geladen werden. Die auf Low-Power-Verbrauch ausgelegte Elektronik verfügt über einen Speicher, der die Therapiedaten aufzeichnet , die dann der Arzt per USB-Schnittstelle einlesen kann. Mit verschiedenen integrierten Analysedarstellungen kann der Arzt den Trainingsfortschritt überwachen.
Vorarbeiten erfolgreich abgeschlossen
Die 3D-Konstruktion des Gehäuses hat GED mit Solid Works durchgeführt. Die miniaturisierte Elektronik, Lautsprecher und Akkus sind im Gehäusebügel integriert. Mit dem hauseigenen 3D-Drucker konnte GED die Mock-ups herstellen und so sehr schnell die Iterationsschritte zur Optimierung der Passformen durchführen, die für Untersuchungen zur „Usebility“ erforderlich sind. Damit der gesamte Designflow – angefangen beim Design über die mechanische Konstruktion, die Schaltungsentwicklung und das PCB-Design bis zur Programmierung der Software – den gesetzlichen Anforderungen genügt, ist eine reproduzierbare und dokumentierte Arbeitsweise erforderlich. Dazu hat GED bereits Anfang des Jahres einen Subversion-Server installiert, der die Versionsverwaltung von Hard- und Softwareständen sicher stellt.
Wollen Sie mehr zu unserer Kompetenz bei Medizinprodukten wissen?
Am 3. Dezember 2015 war die FED-Regionalgruppe Düsseldorf bei Ruwel International, einem führenden Leiterplattenhersteller, im niederrheinischen Geldern zu Gast. Das hochaktuelle Thema der Veranstaltung mit über 50 Teilnehmern war das fertigungsgerechte Leiterplattendesign: Wie lassen sich Fehler und Unklarheiten in den Fertigungsdaten minimieren, die Kosten reduzieren und die Termine einhalten? Welche Qualifikationen müssen Designer mitbringen, um die entsprechenden Anforderungen zu erfüllen? Organisiert hatte die Veranstaltung Hanno Platz, GED-Geschäftsführer und Leiter der FED-Regionalgruppe Düsseldorf.
Neue Gehäuseformen und Mikrobauteile wie QFN (Quad Flat No Leads), CSP (Chip Scale Package) oder BTC (Bottom Terminated Components) haben einen weiteren Technologieschritt in der AVT ausgelöst – mit hohen Herausforderungen an das Design und die Fertigung. Die Problematik ist gut bekannt: Unklare Fertigungsdaten führen bei zunehmender Komplexität der Leiterplatten immer öfter zu Rückfragen des Herstellers und erfordern Nacharbeiten im Design oder schlimmer, Nacharbeit in der Baugruppenproduktion. Häufige Folgen sind Verzögerungen und Mehrkosten. Bekannt ist, dass der Leiterplattenhersteller produktionsbedingt Anpassungen der Daten vornehmen muss, um die Produzierbarkeit und Qualität sicherzustellen; Zunehmend modifizieren aber auch Leiterplattenhersteller die Daten, um Vereinfachungen in der Produktion zu erhalten. Das birgt freilich auch Risiken, wenn der Hersteller die elektrischen Eigenschaften der Schaltung verändert, ohne dass der Kunde davon weiß. Idealerweise erstellen Leiterplattendesigner also die Daten fertigungsgerecht optimiert, sodass der Hersteller nur noch toleranz- und produktionsbedingte Anpassungen vornehmen muss. Anders gesagt: Fertigungsoptimale Daten tragen entscheidend dazu bei, Rückfragen aus der Produktion zu reduzieren, Fehler zu eliminieren und Kosten zu minimieren.
Die Veranstaltungsvorträge befassten sich vor diesem Hintergrund mit den Fehlerquellen, der Optimierung der Leiterplatten- und Baugruppenfertigung und der Designerausbildung. In den Diskussionen ging es dann um konkrete Maßnahmen wie Tear-drops oder das „Non functional pad removal“ auf den Multilayer- Innenlagen.
Hanno Platz von GED und der Stellvertretende Regionalgruppenleiter, Hubert Kesternich, PCB-Designer bei Delphi Automotive, zeigten in ihren Vorträgen Beispiele für Fehler und Ausfälle in der Bestückung aufgrund mangelhafter Fertigungsdaten und benannten die Ursachen für die aktuell steigenden Unklarheiten in den Fertigungsdaten. Diese Ursachen liegen zum Teil auch in den CAD-Werkzeugen; Probleme resultieren beispielsweise aus Unzulänglichkeiten der automatischen Flächengenerierung mancher CAD-Tools. Die Referenten betonten die Rolle der Kommunikation und Abstimmung im Vorfeld der Produktion. Darüber hinaus legten sie dar, welche Möglichkeiten der Designer hat, um mit zusätzlichen CAD-Tools und Checklisten seine CAD- und Fertigungsdaten zu verifizieren.
Der Geschäftsführer der Ruwel International GmbH, Gerard van Dierendonck, präsentierte den aktuellen Stand des Hightech-Unternehmens und die Geschichte von Ruwel: eine spannende Schilderung, wie in den letzten Jahren das gesamte Unternehmen umgebaut wurde – vom High Volume/Low Mix-Produzenten mit zwei Großkunden zu dem flexiblen High Mix/Low Volume-Fertiger mit 20 Kunden von heute. Im Werk Geldern mit einer Produktionsfläche von 21.000 qm sind durch Automatisierung in den drei Schichten nur noch 235 Mitarbeiter beschäftigt. Dazu waren umfangreiche Investitionen in neue Maschinen und Anlagen erforderlich, die aktuell eine jährliche Produktionskapazität von 400.000 qm Außenlagen und von 1,2 Mio. qm Innenlagen ermöglichen. Hauptsächlich werden High-End-Leiterplatten produziert, wie HF, HDI und Hochstrom-LP.
Ruwel ist einer der traditionsreichsten Leiterplattenhersteller in Europa. Das von Fritz Stahl 1945 ursprünglich in Berlin gegründete Unternehmen produziert seit 1956 in Geldern als erstes Unternehmen in Europa Leiterplatten unter Serienbedingungen. Seit 2011 gehört Ruwel zur Unimicron Group – einem der Weltmarktführer in der Leiterplattenbranche mit 14 Werken in Asien und einem Jahresumsatz von fast 2,5 Milliarden USD.
Im nächsten Fachvortrag präsentierte Oliver Holz, Leiter Produktmanagement bei Ruwel International, „Kosteneffizientes und fertigungsgerechtes Leiterplattendesign“ aus Sicht des Herstellers. Die optimale Auslastung der Produktionspanel hat großen Einfluss auf die Stückkosten. Manchmal sind es nur ein paar Millimeter, die eine Verteuerung der Stückkosten von über 20 % ausmachen können. Holz betonte, dass der steigende Kosten- und Zeitdruck keine „Design-Sünden“ mehr erlaube. Dabei könnten bereits kleine Änderungen im Design große Fehler verhindern und spürbar Kosten reduzieren. Eine frühzeitige Abstimmung mit der Fertigung ist wichtig. Dazu gab er ganz konkrete Tipps aus Herstellersicht zur Optimierung von Design und Fertigungsdaten. Für seine Kunden hat Ruwel einen 136-seitigen Tischreiter in digitaler Form erstellt, der freundlicherweise auch den Teilnehmern der FED-Veranstaltung zur Verfügung gestellt wurde.
Zum Abschluss der Veranstaltung nutze der neue FED-Geschäftsführer Jörg Meyer, der seinen Antrittsbesuch in der Regionalgruppe absolvierte, die Möglichkeit, über die Relevanz der Ausbildung und Qualifikation des Designers zu sprechen. Das Leiterplattendesign ist inzwischen so umfangreich und wichtig geworden, weil es unmittelbar Einfluss auf die Zuverlässigkeit, die Qualität und die Kosten der Elektronikprodukte hat. Um dem gerecht zu werden, hat der FED ein komplett neues, erweitertes Ausbildungskonzept für den „Zertifizierten Elektronik Designer“ (ZED) entwickelt. Der fünfstufige Schulungskurs setzt auf den CID des IPC auf, steigt aber tiefer in die Themen ein und ist technologisch weiterführender. Der FED trägt damit der Anforderung Rechnung, dass Designer heute unter anderem über fundierte und praxisnahe Kenntnisse über Materialien, Fertigungsprozesse, Toleranzketten und die Footprintgestaltung verfügen müssen. Nach erfolgreichem Abschluss tragen die Teilnehmer die wertvolle Qualifikation des „ZED“.
Zum späten Nachmittag erhielten die FED-Gäste die Möglichkeit zur Werksbesichtigung. Die komplette Runde wurde in mehreren Gruppen durch die beiden Werke geführt, die sich hauptsächlich in Innenlagen- und Außenlagenfertigung aufteilen. Der anderthalbstündige Rundgang verdeutlichte, mit wie wenig Personal die moderne, hochautomatisierte Leiterplattenproduktion auskommt. Beeindruckend waren die neuesten Maschinen und Anlagen wie Galvanik, Ätzanlagen und Prüftechnik, für die in den letzten zwei Jahren hohe Investitionen vorgenommen wurden.
Insgesamt war es ein sehr konstruktiver und ertragreicher Tag bei Ruwel. Beide Seiten, Design und Fertigung, konnten vom der Austausch der Ideen und des Know-hows profitieren.
Hanno Platz verabschiedete die Teilnehmer mit guten Wünschen für eine schöne Weihnachtszeit und dem Hinweis auf Termine für 2016. Am 3.3.2016 gibt es eine Sonderveranstaltung zur Besichtigung der Ford-Werke in Köln und am 13.4. die RGD-Sitzung zum Thema 3D-Elektronik-Lösungen mit Vorträgen seitens der Firmen Würth und GED. Details dazu werden in den Einladungen noch frühzeitig mitgeteilt.
Wollen Sie mehr zum fertigungsgerechten Design made by GED erfahren?
Spannender Abend: 30. Treffen des FED-Diskussionsforums Krefeld
Spannender Abend: 30. Treffen des FED-Diskussionsforums Krefeld
Ein kleines Jubiläum: Am 3. November 2015 veranstaltete GED in Räumen der Hochschule Bonn-Rhein-Sieg (HS-BRS) das 30. Treffen des FED-Diskussionsforums Krefeld. Zwei Themenschwerpunkte waren die 3D-Elektronik und das kollaborierte Arbeiten. Dazu gab es vier ebenso spannende wie informative Fachbeiträgen aus verschiedenen Bereichen und Perspektiven:
GED-Geschäftsführer Hanno Platz stellte zwei aktuelle 3D-Elektronik-Konzepte vor: das Forschungsprojekt HySeP, ein Hybridsensorsystem mit einem separaten Batteriefach in MID-Technik, entworfen mit Altium Designer und dem 3D eCAD Tool Nextra, sowie die Energiemanagement-Lösung EM-box für die Yachtelektronik – die Box vermag einen ganzen Schaltschrank zu ersetzen. Platz verglich die eingesetzte Methode des Concurrent Engineerings mit dem herkömmlichen Vorgehen und betonte die Vorteile der modernen, integrierten und kooperativen Arbeitsweisen zwischen ECAD und MCAD. Darüber hinaus stellte er das Forschungsprojekt „Technologiebaukasten Freiformsensorik für IoT“ (Internet of Things) und Industrie 4.0 vor.
In einem Erfahrungsbericht zeigte Hubert Kesternich, Delphi Deutschland, wie komplexe PCB-Designs in Teamarbeit entstehen. Dazu arbeiten PCB-Designer und Entwickler im CAD-Tool-Multiuserbetrieb eng zusammen. Als Beispiel diente ein Projekt, das durch seine Komplexität und terminliche Auslegung ein gleichzeitiges Arbeiten erforderte. Umgesetzt mit Mentor Expedition hat es einen Umfang von annähernd 100 Schaltplanseiten, verteilt auf sieben „Function Owners“. Im späteren Layout routeten teilweise vier Layoutern gleichzeitig die Schaltungen. Das parallele Arbeiten im Schaltplan und Layout ergab eine deutliche Zeitersparnis, aber auch einen hohen Abstimmungsaufwand – paralleles Arbeiten ist nur zielführend, solange es sich in Teilbereiche abgrenzen lässt. Außerdem unterstützt das genutzte System nicht sämtliche Funktionen im Multiuserbetrieb, teilweise müssen alle Beteiligten das Design verlassen, um Anpassungen vorzunehmen.
Carsten Kindler, von Altium Europe, präsentierte die Anwendungsmöglichkeiten des Altium Designer mit den Standardfunktionen im Schaltplan- und PCB-Design, um dann auf den 3D-Bereich, der ECAD-MACD-Kollaboration und das Starrflex-PCB-Design einzugehen. Direkt live demonstrierte Kindler im Altium Designer:
das Ableiten einer Leiterplattenkontur von einem 3D-Modell
das Erstellen eines Starrflex-Lagenaufbaues
das Falten einer Starrflex-Leiterkarte in die geplante Einbausituation
eine 3D-Kollisionsprüfung einer gefalteten Starrflex und einer starren PCB mit Gehäuse
Thomas Plum, Häusermann GmbH, erläuterte die technischen Möglichkeiten seines Unternehmens in der Leiterplattenherstellung. An praktischen Anwendungsbeispielen zeigte er, welche Rolle die verschiedenen Funktionsprinzipien, Designvorgaben und Produktionsverfahren etwa bei der Herstellung mehrdimensionaler Leiterplatten, von starr- und semiflexiblen Leiterplatten und von HSMtec-3D-Leiterplatten spielen. In einem kurzen Überblick ging Plum auf die Microvia-Technologie ein und zeigte die Lagenaufbauten und die damit verbundenen Verpressungsschritte.
Nicht zuletzt zog das Forum eine Gesamtbilanz der Treffen seit seiner Gründung im Jahre 2008. Hier konnte Michael Geraedts (Senior PCB Designer), auf eine breite Vielfalt der behandelten Themen und auf viele nützliche Workshops ebenso verweisen wie auf zahlreiche interessante Veranstaltungsorte. Zu den Arbeitsergebnissen der nunmehr 30 Treffen „nach Feierabend“, zählen zwei Leitfäden der FED Bibliothek des Wissens.
Neben den anregenden Vorträgen waren die beiden Formula-Student-Elektrorennwagen, die das BRS-Motorsportteam der Hochschule vor den Tagungsräumen aufgestellt hatte, ein starkes Highlight des Abends. In einem Simulationsrennwagen konnten sich die Forumsteilnehmer auf virtuelle Testfahrten begeben. Die sehr realitätsnahe Simulation sorgte für viel Spannung und Unterhaltung. GED sponsert seit zwei Jahren die E-Rennsportaktivitäten an der Hochschule-BRS (mehr). Den krönenden Abschluss der gelungenen Abendveranstaltung der FED-Regionalgruppe Düsseldorf bildete die Verlosung einer Flugreise nach Österreich zur Firma Häusermann.
Das Leiterplattendesign ist ein grundlegender Teil der Elektronik- und Geräteentwicklung. Der Leiterplattendesigner setzt die logischen Schaltungen des Schaltplans in einen physikalischen Schaltungsträger um, die Leiterplatte. Dabei konstruiert er vorgegebene Eigenschaften wie Stör- und Spannungsfestigkeit, Entwärmung oder spezifische Zuverlässigkeitsanforderungen in das Design ein. Damit das gewünschte Ergebnis anschließend produziert werden kann, muss der Designer sämtliche Fertigungskriterien der Leiterplatten- und Baugruppenherstellung parallel berücksichtigen.
Ein optimales Leiterplattendesign entsteht nur, wenn der Designer systematisch nach einem festgelegten Entwurfsprozess arbeitet, der vom FED auch als „Produktkreationsprozess“ bezeichnet wird. Dabei ist der Designer die Schnittstelle oder Kommunikationszentrale zwischen den verschiedenen Abteilungen wie Elektronik – Mechanik – Fertigung – Test – Qualitätssicherung – Normstelle und Einkauf.
Durch das Design ergeben sich auch weitreichende wirtschaftliche Konsequenzen. Klare Kostenkalkulationen spielen schon in der Entwicklungsphase der Produkte eine Rolle. So kann die einfache Änderung in der Materialwahl oder der Konstruktion Kosten sparen oder explodieren lassen, die Attraktivität eines Produkts steigern oder minimieren.
In der Geräteentwicklung hat das Leiterplattendesign also einen großen Einfluss auf die Funktion – Produzierbarkeit – Qualität – Kosten des gesamten elektronischen Gerätes.
Wie entsteht nun ein gutes Leiterplattendesign?
Ein gutes Layout ist das Ergebnis solider Ingenieursarbeit. Systematisch müssen festgelegte Routinen abgearbeitet werden. Während des gesamten Designprozesses ist immer wieder abzuwägen und mit Erfahrung und Sachverstand zu entscheiden, welche Funktion höhere Priorität hat. Ob Schaltung, Produktion, Test, Optik oder Kosten, an vielen Stellen im Design muss der jeweils „beste Kompromiss“ zwischen den Möglichkeiten erarbeitet und entschieden werden. Dazu benötigt der Designer viel Erfahrung und muss sich im Grenzfall mit den entsprechenden Fachbereichen abstimmen.
Im Designprozess sind viele Parameter zu berücksichtigen und zu vereinbaren. Beispiele sind:
mechanische Gegebenheiten
Einsatzumgebung
Qualitätsanforderungen und -richtlinien, Designrichtlinien
EMV-Anforderungen
Bauteiletechnologie und Konfiguration
Leiterplattenmaterial
Fertigungstechnologie, Testtechnologien
Löt- und Bestückungstechnologie, Reparaturmöglichkeiten
Kosten- und Zeitfaktoren
Entwärmungskonzepte
Entsorgung und Umweltschutz
und nicht zuletzt auch Funktionsweise und -umfang
Die 10 wichtigen Schritte im Entwurfsprozess sind:
Der Designer muss alle relevanten Informationen zusammentragen.
Die Bauteilebibliothek muss fertigungsgerecht entworfen und geprüft sein.
Entwicklung der Entwurfsstrategie, die sich aus Bauteilen und elektrischen Vorgaben ergibt (Finepitchbauteile, Impedanzen, Fremdspannungsabstände usw.)
Regeldefinition (Constraining) der elektrischen und mechanischen Vorgaben
Bauteileplatzierung – elektrische und mechanische und Fertigungskriterien
Routing Spannungsversorgung und kritische Signale
Routing restlicher Signale
Überprüfung aller Vorgaben nach Checkliste (Abstände, Maße, Sperrflächen, Bauräume, Footprints, EMV, Versorgung, dfm-LP, dfm-Bestückung usw.)
Generierung der Fertigungsdaten für Leiterplatte und Baugruppe
Erstellung der Leiterplatten- und Baugruppendokumentation
Bei Baugruppen mit erweiterten Anforderungen, wie Leistungselektronik, hohe Signalraten oder hohe Packungsdichten, steigt der Designaufwand und die Einhaltung der Design- und Fertigungsregeln wird zum entscheidenden Faktor. Aber selbst bei einfachen Leiterplattendesigns kann ein schlechtes Design schwerwiegende Folgen haben, wenn z. B. durch ungünstig oder falsch definierte Bauteileanschlüsse Lötstellen nach einiger Zeit ausfallen. Bei hohen Sicherheitsanforderungen, großen Stückzahlen, und teuren Baugruppen spielt das Design eine noch maßgeblichere Rolle. Damit die Design- und Regelvorgaben optimal oder ohne Einschränkung umgesetzt werden, muss oft ein deutlich größerer Aufwand betrieben werden.
Normen und Standards
Für die unterschiedlichen Einsatzgebiete der elektronischen Baugruppe bestehen entsprechende Normen und Standards, die im Designprozess mit zu berücksichtigen sind. Viele technische Parameter wie Leiterbahn- und Isolationsabstände für unterschiedliche Spannungsbereiche sind je nach Branchennormen verschieden definiert.
Für den Bereich der Produktion haben der IPC und der FED drei Fertigungsklassen festgelegt. Zusätzlich sind die Fertigungsrestriktionen der Hersteller zu beachten. Leiterzugbreiten und Abstände oder Mindest-Restringe an den Durchkontaktierungsbohrungen (Vias) sind dafür nur zwei Beispiele. Bei komplexeren Leiterplatten wie Multilayer oder HDI-Schaltungen ist die Einhaltung solcher Vorgaben oft entscheidend für die sichere Produzierbarkeit bzw. für eine kostengünstige Produktion. Macht der Designer es sich zu einfach und reduziert alle Designparameter bis an die unterste Grenze oder darunter, schlägt sich das in der Produktionsausbeute nieder. Damit wird nicht nur der Preis negativ beeinflusst, sondern wohlmöglich auch die Zuverlässigkeit der Leiterplatte reduziert.
Automatische Funktionen des CAD-Systems wie Autorouter oder Autoplacer sind für ein fertigungs- und EMV-gerechtes Design nicht geeignet. Halbautomatische Funktionen hingegen helfen dem Designer, sein manuell geroutetes Ergebnis schneller abzuschließen.
Zusammenfassend gesagt: Ein „gutes“ Leiterplattendesign entsteht durch den erfahrenen, qualifizierten Designer, der in solider Handarbeit nach einem definierten Entwicklungsprozess das Layout erstellt. Für komplexere Aufgaben und Sondertechnologien wird Spezialwissen benötigt und für große Serien muss ein höherer Aufwand betrieben werden, um so nah wie möglich an das Optimum zu gelangen.
Im Überblick: Leiterplattendesign – vom Plan zur Platzierung
Ansicht der Bauteile mit der leeren Leiterplatte in der Mitte, vor der Platzierung. Rechts ist das Ratsnest eingeblendet, also die dynamischen Verbindungen (Netze) als Gummibänder.
Zunächst werden festgelegte Bauteile wie Stecker, Befestigungsbohrungen und Sperrflächen platziert. Dann müssen die kritischen Bauteile wie FPGA und Speicher etc. angeordnet werden. Bereits jetzt sind die Fertigungs- und Testprozeduren zu bedenken, wie und in wie vielen Prozessschritten soll gelötet werden, ist Einpresstechnik zu berücksichtigen oder Selektivlöten usw. Beim Entscheidungsprozess sind unterschiedlichste Bedingungen gleichzeitig optimal aufeinander abzustimmen. Spätestens jetzt ist für die speziellen Bauteilbauformen wie µBGA oder QFN oder BTCs eine Designstrategie zu entwickeln, damit diese später reibungslos durch die Fertigung laufen.
Die beiden Bilder zeigen die Platzierung der Bauteile auf der Ober- und Unterseite der Leiterplatte. Unten im Bild sieht man das Ratsnest der ungerouteten Verbindungen. Die Verbindungen müssen in einer bestimmten Reihenfolge verlegt werden. So ist z.B. für ein sicheres EMV-Verhalten die optimal geroutete Spannungsversorgung ausschlaggebend. Besondere Designstrategien sind für empfindliche Signale, hohe Signalraten oder höhere Ströme und hohe Spannungen erforderlich. Schaltungsbereiche wie Speicherblöcke und Spannungsregler müssen kompakt platziert und zusammenhängend verdrahtet werden. Der Lagenaufbau, Leiterbreiten und die Materialauswahl sind Parameter für die Impedanzauslegung. Leiterbahn- und Lagenabstände in Kombination mit Coatings sind für Hochspannungsdesigns entscheidend. Zu berücksichtigen ist, dass bei wechselnden Einsatzgebieten oder Umgebungstemperaturen sich die physikalischen Eigenschaften von Leiter- und Isoliermaterialien ändern.
Die GED Kompetenzen und Services für PCB-Design:
CAD-Schaltplanerstellung nach DIN/IEC
CAD-Layoutentflechtung nach allen Normen und Standards
3D-Design inkl. Kollisionsprüfung
Library Service, erstellen von Bauteilen nach IPC7351 oder Kundenvorgabe
3D-Library mit Anbindung an STEP-Modelle
Mechanisches Design für Gehäuse, Kühlkörper usw.
Die Technologien:
Hochstrom-Leiterplatten bis 1.000 A
Hochspannungsdesign, auch Ex-Schutz usw.
Highspeed-Design bis 20 GHz (Impedanzdesign)
Chip on Board-, Multi Chip- und 3D-CSP-Design
High-Density-Designs (HDI)
3D-Lösungen für Flex- und StarrflexLeiterplatten
Thermal-Design, Entwärmungskonzepte
MID-Design (Moulded Interconnection Design)
Die Beratung:
Erstellung von Design- und Entwicklungsanleitungen
Einführung neuer CAD-Systeme im Unternehmen
Qualitäts- undFertigungsoptimierung
Kostenanalysen und Serienoptimierung
Konzeption für mobile, zuverlässige Elektronik
Miniaturisierung
EMV-Beratung und Optimierung
GED arbeitet mit den gängigsten CAD-Systemen wie Mentor, Cadence, Altium, Zuken und anderen.
Möchten Sie mehr über die GED Leistungen in Sachen Leiterplattendesign erfahren?
Einfach anrufen – +49 (0) 2247 9219-0.
HySeP: Innovatives Plattformkonzept für komplexe Multisensorsysteme
Zusammen mit den Partnern KIT, Hochschule Karlsruhe und Systec GmbH hat GED das vom BMBF geförderte Forschungsprojekt HySeP (Hybrid Sensor Plattform) erfolgreich abgeschlossen. Das Unternehmen konnte dabei einmal mehr seine Kompetenzen in Sachen Miniaturisierung, Integration von Mechanik und Elektronik, Gehäuseentwicklung und Simulation unter Beweis stellen.
Gemeinsames Ziel der Projektpartner war die Erforschung eines multivalenten, echtzeitfähigen Plattformkonzepts zum Anschluss mehrerer Sensoren. Das Konzept sollte mit angepassten, gassensitiven Wirkschichten und durch den Einsatz neuartiger Signalauswertealgorithmen präzise Informationen über Gaszustände in der Umgebung (z. B. giftig, Gefahr, Brand) liefern und so vor allem die Erkennung von Brand- und Gasmustern ermöglichen.
Entwicklungen und Untersuchungen von GED
Aufgabe von GED war es insbesondere, die Aufbereitung der hochdynamischen Sensorsignale zu erforschen, die der 4-fach MOX-Sensor liefert. Darüber hinaus übernahm GED die wesentlichen Untersuchungen und Entwicklungsarbeiten zum Aufbau des Sensorsystems hinsichtlich der Partitionierung der gesamten Elektronik und des AVT-Konzepts für die Integration des Sensors im Gehäuse. Weiterhin war GED für die Leiterplattenlayouts der einzelnen Module Sensor, SSM, DVM und SVM verantwortlich.
Das Plattformkonzept basiert auf 3 Ebenen:
Sensor- und Signaldatenaufbereitung (SSM)
Kommunikationsprozessor, Schnittstellen und Funkmodul (DVM)
Energieversorgung (EVM)
Aufgrund dieser Aufteilung konnten die Entwicklungsgruppen ihre Aufgaben autark und parallel bearbeiten. Daraus folgte die Entscheidung, das HySeP-Projekt auf einem 2-Prozessor-System umzusetzen. Ein Mikroprozessor steuert das Sensorsystem und die Kommunikation. Der zweite µC (Signalprozessor) übernimmt die Auswertung der 4-fach Sensorsignale, kombiniert mit einer hochauflösenden Messschaltung sowie die zugehörige Steuerung der Sensorheizung. Weitere Sensoren wie die für Temperatur und Luftfeuchtigkeit sind ebenfalls auf dieser Sensorebene implementiert.
Die Entwicklungsaufgaben von GED:
Konzeption der Sensorplattform, Partionierung der Schaltungsteile
Schaltungsentwicklung für die Aufbereitung der hochdynamischen Sensorsignale (3 Dekaden)
Schaltungsentwicklung der Energieversorgung und der Akkuladeschaltung
alle Leiterplattenlayouts und die AVT für die Sensoranbindung
mechanische Konstruktion einer aktiven Gasmesskammer
Gehäusekonstruktion
MID-Konzepte und Design für Batteriefach und Verbindung der Leiterplatte
Herstellung und Test der Leiterplatte und der Baugruppen
Miniaturisierung und Optimierungsarbeiten
Die Sensorherstellung, die Auswertealgorithmen, die Erstellung des Kommunikationsprozessors mit Funkanbindung sowie der Steuerungssoftware übernahmen die anderen Projektpartner.
Ein Schwerpunkt war die Konstruktion der Gasmesskammer. Hier galt es, zu verschiedenen Anforderungen zu forschen und zu entwickeln:
Welches Volumen in der Messkammer ist für einen Messvorgang erforderlich?
Wird ein Verschlussmechanismus benötigt?
Welche Dichtigkeit ist während der Messung erforderlich?
Welche Temperatur wird in der Messkammer durch die Sensorheizung mit 450°C erreicht?
Für die Konstruktion setzte GED generative Herstellungsverfahren im Rapid-Prototyping-Verfahren ein, um schneller auf Änderungsanforderungen reagieren zu können. Dies ermöglichte die Realisierung komplexer Geometrien wie die pyramidale Messkammer. Für den Verschluss der Messkammer hat GED verschiedene miniaturisierte Mechaniken und Mikroantriebe systematisch evaluiert und auch auf Baugröße und Energiebedarf hin untersucht. Daraus wurde eine optimale Lösung ausgewählt und konstruktiv umgesetzt. Im Rahmen der Forschungs- und Entwicklungsarbeiten entstand auch die Idee einer aktiven Messzelle, die Umgebungsluft ansaugen kann und über einen Ventilmechanismus zum Verschluss während der Messung verfügt.
Bei den Untersuchungen zur weiteren Miniaturisierung und Optimierung wurde geprüft, welche Möglichkeiten und Vorteile einer mechatronischen Integration bestehen. Dazu wurden Ideen für den Einsatz von verschiedenen MID-Techniken (MID, Moulded Interconnection Device) entwickelt und untersucht. Für zwei unterschiedliche Anwendungen hat GED Konstruktionen erstellt und evaluiert, welches der MID-Verfahren sich am besten eignet. Es wurden Prototypen im Laser-Direkt-Strukturierungsverfahren (LDS) der Firma LPKF hergestellt. Damit konnte GED erfolgreich nachweisen, dass in kleinen Stückzahlen in FDM-Technologie hergestellte Kunststoffgehäuseteile auch mit Leiterbahnen strukturiert werden können. Die grobe Oberflächenrauigkeit beim FDM-Druckverfahren beschränkt jedoch gegenüber Spritzgussteilen die Auflösung der Leitergeometrien für die MIDs. Die Auflösung der Strukturen musste an die jeweiligen Formen angepasst werden.
Strömungssimulation zur Optimierung der Messkammer
Die mechanische Konstruktion der Gasmesskammer hat GED mit Solid Works durchgeführt. Dabei wurden mittels Strömungssimulation die Geometrie der Messkammer und der Gasstromfluss optimiert. Mit der CFD-Analyse für strömende Flüssigkeiten und Gase (CFD, Computational Fluid Dynamics) konnten wichtige Erkenntnisse erarbeitet und nachgewiesen werden. Dadurch war es möglich, unerwünschte Gasansammlungen in den Ecken der Messkammer zu vermeiden. Ebenso wurden verschiedene Anordnungen des Sensors und der Mikrolüfter ausprobiert und so mittels der Simulation in eine optimierte Position gebracht.
Bedingt durch die Anforderung, den Sensor nach einer gewissen Betriebszeit kalibrieren zu müssen, hat GED ein zweiteiliges Gehäuse konstruiert. Der Sensorteil (SSM) und der Controllerteil mit den Akkus (DVM) sind in ein zweiteiliges Gehäuse integriert, das sich durch eine ausgefeilte Konstruktion ohne Montageaufwand zusammenstecken lässt. Hier zeigte sich, dass die Materialien des vorher evaluierten FDM-Druckverfahrens sowohl eine hervorragende Festigkeit als auch eine hohe Maßgenauigkeit bieten. Vorserien und Kleinserien sind im 3D-Druck wirtschaftlich sinnvoll herstellbar, berücksichtigt man, dass keine Werkzeugkosten anfallen.
Entwicklung einer elektronischen Schaltung zur Signalauswertung des MOX-Sensors
Im Bereich der Signalauswertung lag die Herausforderung bei der Aufbereitung der kleinen Signalunterschiede der Sensoren, bei denen die Widerstandsmesswerte im Bereich von 10 kΩ und 10 MΩ liegen, also über 3 Messdekaden reichen. Hierfür musste eine hochauflösende Messschaltung entwickelt werden: Mittels hochgenauer Operationsverstärker werden die Messwerte aufbereitet, bevor sie über den Analog-Digital-Wandler (ADC) digitalisiert werden. Für die weitere Signalverarbeitung der Multisensoren wurde ein leistungsstarker, echtzeitfähiger 32bit Mikrocontroller der C2000er Serie von Texas Instruments ausgewählt. Dieser bietet neben Signalprozessor und Coprozessor eine PWM-Regelung und einen 13 Kanal ADC mit 12bit Auflösung sowie einen 10 kByte on Chip SRAM.
Das Sensorsystem kann bei Stromausfall für einen Zeitraum von bis zu 24 Stunden autark arbeiten. Unter Berücksichtigung der spezifischen Anforderungen und Kriterien des Sensorsystems wurden Nickel-Metallhydrid-Akkuzellen (NiMH) eingesetzt. Zur Ladung der NiMH-Zellen hat GED eine entsprechende Schaltung auf Basis eines Ladecontrollers entwickelt. Mit 4 Stück AA-Zellen leistet das Energiemodul rund 10.000 mA/h.
HySeP – Hardwarekonzept mit 2 CPUs
Zusammenfassung
Im Rahmen des HySeP-Projektes haben die Projektpartner die Grundlagen zur Weiterentwicklung eines hochsensitiven Gassensorsystems erforscht und den Prototyp eines miniaturisierten Sensorsystems entwickelt. Damit lassen sich erstmalig kleine Konzentrationen von Mischgasen detektieren. Dies ist etwa zur Erkennung von Gasen, die bei starker Überlastung von Kabeln kurz vor einem Kabelbrand entstehen, erforderlich. Die Messdaten werden drahtlos über ein Meshed Sensornetzwerk oder auch über unterschiedliche genormte Drahtschnittstellen an ein Monitoringportal übermittelt.
Dazu wurde ein universell einsetzbares Plattformkonzept für komplexe Sensorsysteme entwickelt. Dies ist ein Beispiel dafür, wie sich mit der Integration von Mechanik und Elektronik hochintegrierte Messsysteme realisieren lassen. GED verfügt dafür über ein interdisziplinäres Entwicklerteam, die Erfahrung und die Entwicklungswerkzeuge, um für Kunden solche Lösungen aus einer Hand und in kurzer Zeit umzusetzen.
[/vc_column_text][vc_column_text]
[/vc_column_text][vc_column_text]
Wollen Sie mehr über Miniaturisierung, Integration von Elektronik und Mechanik, Gehäuseentwicklung und Simulation erfahren?