Wie ein gutes Leiterplattendesign entsteht

Wie ein gutes Leiterplattendesign entsteht

Das Leiterplattendesign ist ein grundlegender Teil der Elektronik- und Geräteentwicklung. Der Leiterplattendesigner setzt die logischen Schaltungen des Schaltplans in einen physikalischen Schaltungsträger um, die Leiterplatte. Dabei konstruiert er vorgegebene Eigenschaften wie Stör- und Spannungsfestigkeit, Entwärmung oder spezifische Zuverlässigkeitsanforderungen in das Design ein. Damit das gewünschte Ergebnis anschließend produziert werden kann, muss der Designer sämtliche Fertigungskriterien der Leiterplatten- und Baugruppenherstellung parallel berücksichtigen.

Platzierung Bauteile Oberseite-zuschnittEin optimales Leiterplattendesign entsteht nur, wenn der Designer systematisch nach einem festgelegten Entwurfsprozess arbeitet, der vom FED auch als „Produktkreationsprozess“ bezeichnet wird. Dabei ist der Designer die Schnittstelle oder Kommunikationszentrale zwischen den verschiedenen Abteilungen wie Elektronik – Mechanik – Fertigung – Test – Qualitätssicherung – Normstelle und Einkauf.

Durch das Design ergeben sich auch weitreichende wirtschaftliche Konsequenzen. Klare Kostenkalkulationen spielen schon in der Entwicklungsphase der Produkte eine Rolle. So kann die einfache Änderung in der Materialwahl oder der Konstruktion Kosten sparen oder explodieren lassen, die Attraktivität eines Produkts steigern oder minimieren.

In der Geräteentwicklung hat das Leiterplattendesign also einen großen Einfluss auf die Funktion – Produzierbarkeit – Qualität – Kosten des gesamten elektronischen Gerätes.

Wie entsteht nun ein gutes Leiterplattendesign?

Ein gutes Layout ist das Ergebnis solider Ingenieursarbeit. Systematisch müssen festgelegte Routinen abgearbeitet werden. Während des gesamten Designprozesses ist immer wieder abzuwägen und mit Erfahrung und Sachverstand zu entscheiden, welche Funktion höhere Priorität hat. Ob Schaltung, Produktion, Test, Optik oder Kosten, an vielen Stellen im Design muss der jeweils „beste Kompromiss“ zwischen den Möglichkeiten erarbeitet und entschieden werden. Dazu benötigt der Designer viel Erfahrung und muss sich im Grenzfall mit den entsprechenden Fachbereichen abstimmen.

Im Designprozess sind viele Parameter zu berücksichtigen und zu vereinbaren. Beispiele sind:

  • mechanische Gegebenheiten
  • Einsatzumgebung
  • Qualitätsanforderungen und -richtlinien, Designrichtlinien
  • EMV-Anforderungen
  • Bauteiletechnologie und Konfiguration
  • Leiterplattenmaterial
  • Fertigungstechnologie, Testtechnologien
  • Löt- und Bestückungstechnologie, Reparaturmöglichkeiten
  • Kosten- und Zeitfaktoren
  • Entwärmungskonzepte
  • Entsorgung und Umweltschutz
  • und nicht zuletzt auch Funktionsweise und -umfang
Leiterplattendesign Plan und Maße komplexe Baugruppe
Bestückungsplan und Maßzeichnung einer komplexen Baugruppe

 

Die 10 wichtigen Schritte im Entwurfsprozess sind:

  1. Der Designer muss alle relevanten Informationen zusammentragen.
  2. Die Bauteilebibliothek muss fertigungsgerecht entworfen und geprüft sein.
  3. Entwicklung der Entwurfsstrategie, die sich aus Bauteilen und elektrischen Vorgaben ergibt (Finepitchbauteile, Impedanzen, Fremdspannungsabstände usw.)
  4. Regeldefinition (Constraining) der elektrischen und mechanischen Vorgaben
  5. Bauteileplatzierung – elektrische und mechanische und Fertigungskriterien
  6. Routing Spannungsversorgung und kritische Signale
  7. Routing restlicher Signale
  8. Überprüfung aller Vorgaben nach Checkliste (Abstände, Maße, Sperrflächen, Bauräume, Footprints, EMV, Versorgung, dfm-LP, dfm-Bestückung usw.)
  9. Generierung der Fertigungsdaten für Leiterplatte und Baugruppe
  10. Erstellung der Leiterplatten- und Baugruppendokumentation

Bei Baugruppen mit erweiterten Anforderungen, wie Leistungselektronik, hohe Signalraten oder hohe Packungsdichten, steigt der Designaufwand und die Einhaltung der Design- und Fertigungsregeln wird zum entscheidenden Faktor. Aber selbst bei einfachen Leiterplattendesigns kann ein schlechtes Design schwerwiegende Folgen haben, wenn z. B. durch ungünstig oder falsch definierte Bauteileanschlüsse Lötstellen nach einiger Zeit ausfallen. Bei hohen Sicherheitsanforderungen, großen Stückzahlen, und teuren Baugruppen spielt das Design eine noch maßgeblichere Rolle. Damit die Design- und Regelvorgaben optimal oder ohne Einschränkung umgesetzt werden, muss oft ein deutlich größerer Aufwand betrieben werden.

Normen und Standards

Für die unterschiedlichen Einsatzgebiete der elektronischen Baugruppe bestehen entsprechende Normen und Standards, die im Designprozess mit zu berücksichtigen sind. Viele technische Parameter wie Leiterbahn- und Isolationsabstände für unterschiedliche Spannungsbereiche sind je nach Branchennormen verschieden definiert.

Für den Bereich der Produktion haben der IPC und der FED drei Fertigungsklassen festgelegt. Zusätzlich sind die Fertigungsrestriktionen der Hersteller zu beachten. Leiterzugbreiten und Abstände oder Mindest-Restringe an den Durchkontaktierungsbohrungen (Vias) sind dafür nur zwei Beispiele. Bei komplexeren Leiterplatten wie Multilayer oder HDI-Schaltungen ist die Einhaltung solcher Vorgaben oft entscheidend für die sichere Produzierbarkeit bzw. für eine kostengünstige Produktion. Macht der Designer es sich zu einfach und reduziert alle Designparameter bis an die unterste Grenze oder darunter, schlägt sich das in der Produktionsausbeute nieder. Damit wird nicht nur der Preis negativ beeinflusst, sondern wohlmöglich auch die Zuverlässigkeit der Leiterplatte reduziert.

Automatische Funktionen des CAD-Systems wie Autorouter oder Autoplacer sind für ein fertigungs- und EMV-gerechtes Design nicht geeignet. Halbautomatische Funktionen hingegen helfen dem Designer, sein manuell geroutetes Ergebnis schneller abzuschließen.

Zusammenfassend gesagt:  Ein „gutes“ Leiterplattendesign entsteht durch den erfahrenen, qualifizierten Designer, der in solider Handarbeit nach einem definierten Entwicklungsprozess das Layout erstellt. Für komplexere Aufgaben und Sondertechnologien wird Spezialwissen benötigt und für große Serien muss ein höherer Aufwand betrieben werden, um so nah wie möglich an das Optimum zu gelangen.

 

Im Überblick: Leiterplattendesign – vom Plan zur Platzierung

 

Bauteile mit RatsnestAnsicht Bauteile

 

 

Ansicht der Bauteile mit der leeren Leiterplatte in der Mitte, vor der Platzierung. Rechts ist das Ratsnest eingeblendet, also die dynamischen Verbindungen (Netze) als Gummibänder.

Zunächst werden festgelegte Bauteile wie Stecker, Befestigungsbohrungen und Sperrflächen platziert. Dann müssen die kritischen Bauteile wie FPGA und Speicher etc. angeordnet werden. Bereits jetzt sind die Fertigungs- und Testprozeduren zu bedenken, wie und in wie vielen Prozessschritten soll gelötet werden, ist Einpresstechnik zu berücksichtigen oder Selektivlöten usw. Beim Entscheidungsprozess sind unterschiedlichste Bedingungen gleichzeitig optimal aufeinander abzustimmen. Spätestens jetzt ist für die speziellen Bauteilbauformen wie µBGA oder QFN oder BTCs eine Designstrategie zu entwickeln, damit diese später reibungslos durch die Fertigung laufen.

Platzierung Bauteile Oberseite

Platzierung Bauteile Unterseite

 

 

Die beiden Bilder zeigen die Platzierung der Bauteile auf der Ober- und Unterseite der Leiterplatte. Unten im Bild sieht man das Ratsnest der ungerouteten Verbindungen. Die Verbindungen müssen in einer bestimmten Reihenfolge verlegt werden. So ist z.B. für ein sicheres EMV-Verhalten die optimal geroutete Spannungsversorgung ausschlaggebend. Besondere Designstrategien sind für empfindliche Signale, hohe Signalraten oder höhere Ströme und hohe Spannungen erforderlich. Schaltungsbereiche wie Speicherblöcke und Spannungsregler müssen kompakt platziert und zusammenhängend verdrahtet werden. Der Lagenaufbau, Leiterbreiten und die Materialauswahl sind Parameter für die Impedanzauslegung. Leiterbahn- und Lagenabstände in Kombination mit Coatings sind für Hochspannungsdesigns entscheidend. Zu berücksichtigen ist, dass bei wechselnden Einsatzgebieten oder Umgebungstemperaturen sich die physikalischen Eigenschaften von Leiter- und Isoliermaterialien ändern.

Ratsnest ungeroutet
Ratsnest ungeroutet

 

Die GED Kompetenzen und Services für PCB-Design:

  1. CAD-Schaltplanerstellung nach DIN/IEC
  2. CAD-Layoutentflechtung nach allen Normen und Standards
  3. 3D-Design inkl. Kollisionsprüfung
  4. Library Service, erstellen von Bauteilen nach IPC7351 oder Kundenvorgabe
  5. 3D-Library mit Anbindung an STEP-Modelle
  6. Mechanisches Design für Gehäuse, Kühlkörper usw.

Die Technologien:

  • Hochstrom-Leiterplatten bis 1.000 A
  • Hochspannungsdesign, auch Ex-Schutz usw.
  • Highspeed-Design bis 20 GHz (Impedanzdesign)
  • Chip on Board-, Multi Chip- und 3D-CSP-Design
  • High-Density-Designs (HDI)
  • 3D-Lösungen für Flex- und StarrflexLeiterplatten
  • Thermal-Design, Entwärmungskonzepte
  • MID-Design (Moulded Interconnection Design)

Die Beratung:

  • Erstellung von Design- und Entwicklungsanleitungen
  • Einführung neuer CAD-Systeme im Unternehmen
  • Qualitäts- undFertigungsoptimierung
  • Kostenanalysen und Serienoptimierung
  • Konzeption für mobile, zuverlässige Elektronik
  • Miniaturisierung
  • EMV-Beratung und Optimierung

GED arbeitet mit den gängigsten CAD-Systemen wie Mentor, Cadence, Altium, Zuken und anderen.

Möchten Sie mehr über die GED Leistungen in Sachen Leiterplattendesign erfahren?
Einfach anrufen – +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.

Wir freuen uns auf Sie!

HySeP: Innovatives Plattformkonzept für komplexe Multisensorsysteme

HySeP: Innovatives Plattformkonzept für komplexe Multisensorsysteme

GED_Sensorplattform_HySeP_NL
Idee zur HySeP-Sensorplattform

Zusammen mit den Partnern KIT, Hochschule Karlsruhe und Systec GmbH hat GED das vom BMBF geförderte Forschungsprojekt HySeP (Hybrid Sensor Plattform) erfolgreich abgeschlossen. Das Unternehmen konnte dabei einmal mehr seine Kompetenzen in Sachen Miniaturisierung, Integration von Mechanik und Elektronik, Gehäuseentwicklung und Simulation unter Beweis stellen.

Gemeinsames Ziel der Projektpartner war die Erforschung eines multivalenten, echtzeitfähigen Plattformkonzepts zum Anschluss mehrerer Sensoren. Das Konzept sollte mit angepassten, gassensitiven Wirkschichten und durch den Einsatz neuartiger Signalauswertealgorithmen präzise Informationen über Gaszustände in der Umgebung (z. B. giftig, Gefahr, Brand) liefern und so vor allem die Erkennung von Brand- und Gasmustern ermöglichen.

Entwicklungen und Untersuchungen von GED

Aufgabe von GED war es insbesondere, die Aufbereitung der hochdynamischen Sensorsignale zu erforschen, die der 4-fach MOX-Sensor liefert. Darüber hinaus übernahm GED die wesentlichen Untersuchungen und Entwicklungsarbeiten zum Aufbau des Sensorsystems hinsichtlich der Partitionierung der gesamten Elektronik und des AVT-Konzepts für die Integration des Sensors im Gehäuse. Weiterhin war GED für die Leiterplattenlayouts der einzelnen Module Sensor, SSM, DVM und SVM verantwortlich.

Das Plattformkonzept basiert auf 3 Ebenen:

  1. Sensor- und Signaldatenaufbereitung (SSM)
  2. Kommunikationsprozessor, Schnittstellen und Funkmodul (DVM)
  3. Energieversorgung (EVM)
HySep 10 2015 4-fach Sensor-Messzelle
4-fach Sensor-Messzelle

Aufgrund dieser Aufteilung konnten die Entwicklungsgruppen ihre Aufgaben autark und parallel bearbeiten. Daraus folgte die Entscheidung, das HySeP-Projekt auf einem 2-Prozessor-System umzusetzen. Ein Mikroprozessor steuert das Sensorsystem und die Kommunikation. Der zweite µC (Signalprozessor) übernimmt die Auswertung der 4-fach Sensorsignale, kombiniert mit einer hochauflösenden Messschaltung sowie die zugehörige Steuerung der Sensorheizung. Weitere Sensoren wie die für Temperatur und Luftfeuchtigkeit sind ebenfalls auf dieser Sensorebene implementiert.

Die Entwicklungsaufgaben von GED:

  • Konzeption der Sensorplattform, Partionierung der Schaltungsteile
  • Schaltungsentwicklung für die Aufbereitung der hochdynamischen Sensorsignale (3 Dekaden)
  • Schaltungsentwicklung der Energieversorgung und der Akkuladeschaltung
  • alle Leiterplattenlayouts und die AVT für die Sensoranbindung
  • mechanische Konstruktion einer aktiven Gasmesskammer
  • Gehäusekonstruktion
  • MID-Konzepte und Design für Batteriefach und Verbindung der Leiterplatte
  • Herstellung und Test der Leiterplatte und der Baugruppen
  • Miniaturisierung und Optimierungsarbeiten

Die Sensorherstellung, die Auswertealgorithmen, die Erstellung des Kommunikationsprozessors mit Funkanbindung sowie der Steuerungssoftware übernahmen die anderen Projektpartner.

HySeP 10 2015 Erstes Gehäusekonzept
HySep – erstes Gehäusekonzept

Ein Schwerpunkt war die Konstruktion der Gasmesskammer. Hier galt es, zu verschiedenen Anforderungen zu forschen und zu entwickeln:

  • Welches Volumen in der Messkammer ist für einen Messvorgang erforderlich?
  • Wird ein Verschlussmechanismus benötigt?
  • Welche Dichtigkeit ist während der Messung erforderlich?
  • Welche Temperatur wird in der Messkammer durch die Sensorheizung mit 450°C erreicht?

Für die Konstruktion setzte GED generative Herstellungsverfahren im Rapid-Prototyping-Verfahren ein, um schneller auf Änderungsanforderungen reagieren zu können. Dies ermöglichte die Realisierung komplexer Geometrien wie die pyramidale Messkammer. Für den Verschluss der Messkammer hat GED verschiedene miniaturisierte Mechaniken und Mikroantriebe systematisch evaluiert und auch auf Baugröße und Energiebedarf hin untersucht. Daraus wurde eine optimale Lösung ausgewählt und konstruktiv umgesetzt. Im Rahmen der Forschungs- und Entwicklungsarbeiten entstand auch die Idee einer aktiven Messzelle, die Umgebungsluft ansaugen kann und über einen Ventilmechanismus zum Verschluss während der Messung verfügt.

Bei den Untersuchungen zur weiteren Miniaturisierung und Optimierung wurde geprüft, welche Möglichkeiten und Vorteile einer mechatronischen Integration bestehen. Dazu wurden Ideen für den Einsatz von verschiedenen MID-Techniken (MID, Moulded Interconnection Device) entwickelt und untersucht. Für zwei unterschiedliche Anwendungen hat GED Konstruktionen erstellt und evaluiert, welches der MID-Verfahren sich am besten eignet. Es wurden Prototypen im Laser-Direkt-Strukturierungsverfahren (LDS) der Firma LPKF hergestellt. Damit konnte GED erfolgreich nachweisen, dass in kleinen Stückzahlen in FDM-Technologie hergestellte Kunststoffgehäuseteile auch mit Leiterbahnen strukturiert werden können. Die grobe Oberflächenrauigkeit beim FDM-Druckverfahren beschränkt jedoch gegenüber Spritzgussteilen die Auflösung der Leitergeometrien für die MIDs. Die Auflösung der Strukturen musste an die jeweiligen Formen angepasst werden.

HySeP 10 2015 Strömungssimulation
Strömungssimulation der ein- und austretenden Gasströme

 

Strömungssimulation zur Optimierung der Messkammer

Die mechanische Konstruktion der Gasmesskammer hat GED mit Solid Works durchgeführt. Dabei wurden mittels Strömungssimulation die Geometrie der Messkammer und der Gasstromfluss optimiert. Mit der CFD-Analyse für strömende Flüssigkeiten und Gase (CFD, Computational Fluid Dynamics) konnten wichtige Erkenntnisse erarbeitet und nachgewiesen werden. Dadurch war es möglich, unerwünschte Gasansammlungen in den Ecken der Messkammer zu vermeiden. Ebenso wurden verschiedene Anordnungen des Sensors und der Mikrolüfter ausprobiert und so mittels der Simulation in eine optimierte Position gebracht.

Bedingt durch die Anforderung, den Sensor nach einer gewissen Betriebszeit kalibrieren zu müssen, hat GED ein zweiteiliges Gehäuse konstruiert. Der Sensorteil (SSM) und der Controllerteil mit den Akkus (DVM) sind in ein zweiteiliges Gehäuse integriert, das sich durch eine ausgefeilte Konstruktion ohne Montageaufwand zusammenstecken lässt. Hier zeigte sich, dass die Materialien des vorher evaluierten FDM-Druckverfahrens sowohl eine hervorragende Festigkeit als auch eine hohe Maßgenauigkeit bieten. Vorserien und Kleinserien sind im 3D-Druck wirtschaftlich sinnvoll herstellbar, berücksichtigt man, dass keine Werkzeugkosten anfallen.

Entwicklung einer elektronischen Schaltung zur Signalauswertung des MOX-Sensors

Im Bereich der Signalauswertung lag die Herausforderung bei der Aufbereitung der kleinen Signalunterschiede der Sensoren, bei denen die Widerstandsmesswerte im Bereich von 10 kΩ und 10 MΩ liegen, also über 3 Messdekaden reichen. Hierfür musste eine hochauflösende Messschaltung entwickelt werden: Mittels hochgenauer Operationsverstärker werden die Messwerte aufbereitet, bevor sie über den Analog-Digital-Wandler (ADC) digitalisiert werden. Für die weitere Signalverarbeitung der Multisensoren wurde ein leistungsstarker, echtzeitfähiger 32bit Mikrocontroller der C2000er Serie von Texas Instruments ausgewählt. Dieser bietet neben Signalprozessor und Coprozessor eine PWM-Regelung und einen 13 Kanal ADC mit 12bit Auflösung sowie einen 10 kByte on Chip SRAM.

Das Sensorsystem kann bei Stromausfall für einen Zeitraum von bis zu 24 Stunden autark arbeiten. Unter Berücksichtigung der spezifischen Anforderungen und Kriterien des Sensorsystems wurden Nickel-Metallhydrid-Akkuzellen (NiMH) eingesetzt. Zur Ladung der NiMH-Zellen hat GED eine entsprechende Schaltung auf Basis eines Ladecontrollers entwickelt. Mit 4 Stück AA-Zellen leistet das Energiemodul rund 10.000 mA/h.HySeP 10 2015 Hardwarekonzept mit 2 CPUs

HySeP – Hardwarekonzept mit 2 CPUs

 

Zusammenfassung

Im Rahmen des HySeP-Projektes haben die Projektpartner die Grundlagen zur Weiterentwicklung eines hochsensitiven Gassensorsystems erforscht und den Prototyp eines miniaturisierten Sensorsystems entwickelt. Damit lassen sich erstmalig kleine Konzentrationen von Mischgasen detektieren. Dies ist etwa zur Erkennung von Gasen, die bei starker Überlastung von Kabeln kurz vor einem Kabelbrand entstehen, erforderlich. Die Messdaten werden drahtlos über ein Meshed Sensornetzwerk oder auch über unterschiedliche genormte Drahtschnittstellen an ein Monitoringportal übermittelt.

Dazu wurde ein universell einsetzbares Plattformkonzept für komplexe Sensorsysteme entwickelt. Dies ist ein Beispiel dafür, wie sich mit der Integration von Mechanik und Elektronik hochintegrierte Messsysteme realisieren lassen. GED verfügt dafür über ein interdisziplinäres Entwicklerteam, die Erfahrung und die Entwicklungswerkzeuge, um für Kunden solche Lösungen aus einer Hand und in kurzer Zeit umzusetzen.

HySeP 10 2015 Gehäuse transparent[/vc_column_text][vc_column_text]

HySeP 10 2015 Gehäuse

[/vc_column_text][vc_column_text]

HySep 10 2015 Gehäuse zweiteilig2

 

Wollen Sie mehr über Miniaturisierung, Integration von Elektronik und Mechanik, Gehäuseentwicklung und Simulation erfahren?

Rufen Sie uns an – + 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.

GED bietet EMV-Messung

GED bietet EMV-Messungen

Elektronikgeräte und -baugruppen müssen nicht nur fehlerfrei funktionieren. Sie sollten auch im hohen Maße gegen elektromagnetische Störungen gefeit sein. GED bietet daher zum Test der Störfestigkeit entwicklungsbegleitende EMV-Messungen an. Durch die steigende Komplexität der Elektroniken wird es immer wichtiger, schon in einer frühen Phase der Entwicklung zu überprüfen, ob sich die elektronische Schaltung bei Störeinflüssen von außen möglichst stabil verhält.

EMV-Prüfplatz
EMV-Burst-Prüfung

Die Leistungen von GED umfassen aktuell Störfestigkeitsuntersuchungen gegen Burst (schnelle, transiente elektrische Störungen etwa bei Schaltvorgängen) und ESD (elektrostatische Entladung). GED verfügt dafür seit einiger Zeit über einen eigenen EMV-Prüfplatz mit Burst-Generator und ESD-Pistole. Ist das Messergebnis in Ordnung, hat man mit überschaubarem Aufwand sicher gestellt, dass die Elektronik sehr robust und störfest ist. Entsprechend schneller und sicherer ist dann später die Normmessung im akkreditierten EMV-Labor.

ESD-Prüfgenerator
EMV-ESD-Prüfung

Für die Untersuchung stellt der Kunde einen funktionsfähigen Prüfling bereit. Dieser muss über die erforderlichen Möglichkeiten wie Anschlüsse und Zugänge verfügen, um das Verhalten während einer Störbeeinflussung zu erfassen und zu bewerten. Die Prüfungen richten sich nach der für die jeweilige Störfestigkeitsprüfung geltenden Grundnorm:

  • Burst: DIN EN 61000-4-4
  • ESD: DIN EN 61000-4-2
  • Surge-Prüfung ist in Vorbereitung

Zum Abschluss der Prüfung erhält der Kunde das Messergebnis in Form eines Messprotokolls mit den Angaben zu den durchgeführten Prüfungen und zum Verhalten des Prüflings.

Über die Prüfungen hinaus bietet GED umfassende Unterstützung bei der Fehlersuche und bei der Optimierung der EMV-Festigkeit.

Kurz gesagt, GED steht für EMV-Service aus einer Hand.

Möchten Sie mehr erfahren über die GED Leistungen in Sachen EMV-Prüfung und -Optimierung?
Einfach anrufen – +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.

Wir freuen uns auf Sie!

EMV-Prüfprotokoll_BurstEMV-Prüfprotokoll

[/vc_column_text][/vc_column][/vc_row]

User2User Europe – Mentor Graphics User Conference

User2User Europe – Mentor Graphics User Konferenz

München, 15. Oktober 2015. Heute findet die User2User Europe, die europäische Mentor Graphics User Conference, in München statt. Über 300 Elektronikentwickler und PCB-Designer erfahren und diskutieren hier die neuesten Entwicklungen. Mentor setzt auf CAD/CAE Tools für Concurrent- und Team-Engineering – das spart bis zu 65 % Entwicklungszeit.

Mehr erfahren über die GED Leistungen in Sachen Entwicklung?
Einfach anrufen – +49 (0) 2247 9219-0

Oder senden Sie eine Nachricht.

Wir freuen uns auf Sie!

GED auf der FED-Konferenz 2015

Rückblick: GED auf der FED-Konferenz 2015

Über 250 Teilnehmer folgten Ende September der Einladung des FED zur 23. Jahreskonferenz in Kassel. Unter dem Motto „Industrie 4.0 – Die Vision der intelligenten Vernetzung“ trafen sich Fachleute aus Deutschland, Österreich und der Schweiz, um in zahlreichen Vorträgen aktuelles Wissen aufzunehmen und den Blick für zukünftige Entwicklungen zu schärfen. Abgerundet wurde das Konferenzprogramm durch die begleitende Firmenausstellung, in der Teilnehmer und Aussteller wieder zahlreiche Kontakte knüpfen und fachliche Ideen austauschen konnten. Höhepunkt des Festabends am 25. September war die Verleihung des neu gestalteten Branchenpreises E²MS-Award 2015.

In seinem Vortrag in der Themenreihe „Forschung & Technologie“ stellte GED Geschäftsführer Hanno Platz zwei Beispiele aus den GED Forschungsprojekten vor, die auf unterschiedlichen 3D-Elektronik-Konzepten basieren:

  1. HySeP – Entwicklungen für ein Sensor-Plattformkonzept und ein Gassensorsystem auf Basis eines mechatronischen Gehäusekonzepts
  2. EM-box – Miniaturisierung durch Systemintegration eines leistungselektronischen Geräts

Hanno Platz verwies auf unterschiedliche Technologietreiber, die zunehmend auf solche hochintegrierten 3D-Konzepte setzen. Automotive, E-Mobility, Robotik, Medizintechnik und mobile Anwendungen wie Telekommunikation benötigen derartige Techniken.

Besonderes Highlight auf dem viel besuchten GED Ausstellungsstand: Mit dem eigenen 3D-Drucker zeigte das Unternehmen in Live-Vorführungen den Druck von

  • Gehäusen und Gasmesskammern,
  • Hochstromleiterplatten und Baugruppen,
  • des elektronischen GED Würfels und von
  • Bauteilen.

FED_Konferenz_2015_1

Das Potenzial von GED bei Miniaturisierungsaufgaben und bei der Bauraumprüfung und -optimierung fand bei den Besuchern großes Interesse. Der von GED entwickelte elektronische Würfel, der auf der Ausstellung verlost wurde, demonstrierte die Kompetenz des Unternehmens bei mechatronischen Lösungen. Der 3 cm große, aus Polyamid gedruckt Würfel basiert auf einer geschickten Kombination von Elektronik + Software + Mechanik. Auf einer klappbaren Semiflex-Leiterplatte sind LEDs, ein Gyrosensor und ein µConrtoller integriert. Durch die Lagebestimmung des Sensors leuchtet beim Würfeln die Augenzahl auf, die oben liegt.

FED_Konferenz_2015_2

Hinweis: Die 24. FED-Konferenz findet 2016 in Bonn statt.

 

Bilder, Bilder

Fotos von der FED-Konferenz 2015 finden Sie hier.

Zu sehen sind auch das komplexe GED Leiterplattendesign  der HDI Baugruppe mit 12 BGAS und einem 1.056 poligen BGA und der Messestand der GED mit dem 3D-Drucker.

 

Möchten Sie mehr zum Schlüsselthema 3-D-Elektronik erfahren?

Einfach anrufen – +49 (0) 2247 9219-0

Oder senden Sie eine Nachricht.

 

Neuer GED E-Prospekt zu Hochstromservices

Neuer GED E-Prospekt zu HochstromservicesE-Prospekt Titelseite

Soeben hat GED eine neue elektronische Broschüre zu den Leistungen des Unternehmens im Bereich Hochstrom fertiggestellt. Prägnant und in klarer Form informiert der E-Prospekt über alle Aspekte des Themas wie Konzeption, Thermo-Simulation, Leiterplattenauswahl und Fertigung. Eine ganze Reihe von Produktbeispielen belegt eindrucksvoll Know-how und Expertise des Unternehmens.

Schauen und klicken Sie einfach mal rein:

>>>E-Prospekt Hochstromservice

>>Prospekt Hochstromservice Druckversion

Möchten Sie mehr zu den GED Hochstromservices erfahren?
Einfach anrufen – +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.

Wir freuen uns auf Ihre Fragen!

Teamtraining und Teamwanderung

Teamtraining und TeamwanderungTeamtraining_Juni15

Es war eine geballte Ladung an Wissen und Information, die die Mitarbeiter beim GED Teamtraining am 9. und 10. Juni vermittelt bekamen. Regelmäßiger Erfahrungsaustausch und Schulungen gehören bei GED zum Selbstverständnis.

Aktuelle Technologiethemen der Schulung waren diesmal das optimale und EMV-gerechte Routen von Schaltnetzteilen, die unterschiedlichen BTC-Bauteile und ihre zuverlässige Lötung sowie das Design for manufactoring (dfm) und die Qualitätssicherung. In diesem Rahmen tauschten die Teilnehmer eine ganze Reihe wichtiger Kenntnisse und Kniffe untereinander aus, die nicht nur für die Jungdesigner neu waren. Zwei der Vorträge hatten GED Mitarbeiter eigens ausgearbeitet und auch selbst vorgetragen.

Nach so viel Theorie und Fachdiskussion bot am Tag darauf die Erstürmung des 320 Meter hohen Drachenfels eine willkommene Abwechselung. Dabei wanderte die komplette Mannschaft ins Siebengebirge. Bei bestem Wetter belohnte der bekannteste Berg des Rheinlands die „Gipfelstürmer“ mit herrlichen Ausblicken. Der Drachenfels liegt nur rund 30 Minuten entfernt vom GED Standort Ruppichteroth-Winterscheid. Auch beim Wandern riss das eine oder andere Fachgespräch nicht ab. Man war sich einig, dass Teamtrainings eine sinnvolle Investition sind und zukünftig  fortgesetzt werden.

Teamwanderung_Juni15_2

Teamwanderung_Juni15_1Mehr erfahren über das GED Know-how in Sachen Leistungselektronik und Hochstrom?
Einfach anrufen – +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.

Wir freuen uns auf Sie!

GED startet Forschungsprojekt „FreiForm“ für Industrie 4.0

GED startet Forschungsprojekt „FreiForm“ für Industrie 4.0

Wie lässt sich Elektronik dreidimensional in einem Werkstück anordnen und mit Leiterbahnen verbinden? Das ist das Thema in einem vom BMBF geförderten Forschungsprojekt, in dem GED unter anderem mit Scheffler Technologies und dem Fraunhofer IZM (Institut für Zuverlässigkeit und Mikrointegration) sowie fünf weiteren Partnern in den kommenden drei Jahren kooperiert. Gemeinsames Entwicklungsziel ist ein Baukasten für den Einsatz intelligenter Funksensorsysteme in Produktionsumgebungen.

Die Innovation des FreiForm-Projekts: Mit der neuartigen Technologie-Lösung können leicht integrierbare, intelligente Funksensorsysteme in beliebiger Form entwickelt und kostengünstig hergestellt werden. Solche Systeme bilden die Basis einer intelligenten Prozessentwicklung und Prozessüberwachung im Sinne der Industrie 4.0.

FreiForm Prozessgrafik

 

 

 

 

Intelligente Funksensorsysteme, die Werkstücke und Werkzeuge miteinander verbinden, ermöglichen einen flexiblen Produktionsprozess (©Fraunhofer IZM)

 

Konkrete Ziel von FreiForm ist ein modularer Hardware- und Software-Baukasten für formangepasste, miniaturisierte und energieautarke Sensorsysteme, die sich in Produktionsanlagen und Werkstücken einsetzen lassen. Neben einem Auswahlsystem mit Komponenten für Sensorik, Datenverarbeitung und Kommunikation wollen die Projektpartner hierzu zuverlässige Aufbau- und Verbindungstechnologien sowie Verfahren und Werkzeuge zum beschleunigten Entwurf von 3D-Elektronikmodulen untersuchen. Zur Validierung der Ergebnisse werden an konkreten Anwendungen angepasste Sensorsysteme entworfen, aufgebaut und in einem werkstückgesteuerten Fertigungsprozess für Maschinenelemente wie Lager, Achsen oder Wellen eingesetzt. Es sollen verschiedene Substrat- und Modultechnologien unterstützt werden wie Flexsubstrate, MID und 3D-CSP. GED ist maßgeblich an den Konzeption und Entwicklung der AVT (Aufbau- und Verbindungs-Technologie) beteiligt, der Definition der 3D EDA-Funktionalitäten sowie an der Entwicklung von Schnittstellen.

Das Forschungsprojekt „Hochintegrierte 3D-Elektroniksysteme für die intelligente Produktion“

Elektronik und Sensorik spielen in der Automatisierung der produzierenden Industrie bereits heute eine Schlüsselrolle. Sie zählen zu den besonderen Stärken gerade auch kleiner und mittlerer Unternehmen in Deutschland. Das Zukunftsprojekt zur Industrie 4.0 bietet nun die Chance, über eine intelligente Steuerung und Vernetzung die Flexibilität, die Energie- und die Ressourceneffizienz von Produktionsprozessen auf eine neue Stufe zu heben. Ein wichtiger Schlüssel für eine solche flexible Produktion sind Funksensorsysteme, die Anlagen und Werkstücke überwachen und drahtlos vernetzen und in einer an die Anwendung angepassten Form günstig verfügbar sind.

FreiForm Industrie 40 Grafik

Gemeinsam mit dem Fraunhofer IZM und der TU Berlin entwickeln die Partner unter der Leitung von Scheffler Technologies in Herzogenaurach im Rahmen des Förderschwerpunkts „Hochintegrierte 3D-Elektroniksysteme für die intelligente Produktion“. Das Projektvolumen beträgt 4,46 Mio. Euro. GED wird mit den Ergebnissen aus dem Projekt über neueste Tools und Techniken verfügen, um in den Kundenprojekten für die Sensorentwicklung für Industrie 4.0 hochinnovative Lösungen für kostengünstige Funksensorik zu realisieren.

Möchten Sie mehr erfahren über innovative Sensorsysteme für die Industrie 4.0?
Einfach anrufen – +49 (0) 2247 9219-0.

Oder senden Sie eine Nachricht.

Wir freuen uns auf Sie!

Rückblick auf die PCIM Europe 2015

GED erfolgreich auf der PCIM 2015

Auch die diesjährigen Fachmesse PCIM war für GED ein großer Erfolg. Mit viel Resonanz präsentierte das Unternehmen sein ausgefeiltes Leistungsspektrum „Hochstromkonzepte auf Leiterplatten“: Innovative Technologien und neue Materialien bieten bessere, kostenoptimierte Lösungen für erfolgreiche Leistungselektronik-Produkte. 

GED war auch in diesem Jahr wieder auf dem Gemeinschaftsstand des ECPE, European Center for Power Electronics, vertreten. Nach den drei Messetagen konnte das Unternehmen ein durchweg positives Fazit ziehen. GED dankt allen Kunden, Interessenten und Lieferanten für die vielen interessanten Gespräche am Stand!

Pfalz 007

Die Gespräche zeigten deutlich den steigenden Bedarf des Marktes an kompakten, leistungsstärkeren Konzepten für die Leistungselektronik. Branchen wie Antriebstechnik, Energietechnik, Elektromobilität, Automotive und Lichttechnik haben Anwendungen, in denen Signal- und Leistungselektronik weiter zusammenwachsen – auch in Kombination mit Mechatroniklösungen. Hier bietet GED einen Einzel- und Komplettservice für die Entwicklung von leistungs- und kostenoptimierten Lösungen auf Basis von GHC-Hochstromleiterplatten.

Gleich mehrere Anfragen erhielt GED auf der PCIM Europe 2015 zur Erneuerung von Geräten der Leistungselektronik. Viele vorhandene Geräte sind in die Tage gekommen und müssen aus technischen, aber auch aus Kostengründen neu entwickelt werden. Die GHC-Leiterplatten-Lösungen von GED bietet dafür eine hervorragende Basis. GED bietet hierzu mit dem Komplettservice von der Schaltungsentwicklung über das Design bis zur Produktion ein technisch ebenso wie preislich sehr interessantes Lösungen für die Kunden. Auf der Messe zeigte GED am Beispiel der EM-box (Energy-Management-Box) die gelungene Kombination von Möglichkeiten der Systemintegration von Leistungselektronik. Leistungsverteilung auf einer GHC-Powerleiterplatte für 6 x 250 Ampere,  Strommesstechnik, Entwärmungskonzept,  Anschluss- und Gehäusetechnik wurden bei GED entwickelt. Ein SEPIC Regler in Kombination mit einem Buck-Boost Regler übernimmt die sichere Versorgung des Energy-Management-Systems EM-box.

Ein wichtiges Thema auf der PCIM-Messe war die neue Halbleitertechnologie mit GaN-Transistoren für leistungsstärkere und miniaturisierte Leistungselektronik. Der bisherige Nachteil der GaN-Transistoren, dass sie selbstleitend sind, ist inzwischen technologisch beseitigt. Vorteile gegenüber Silizium und Si-Carbid sind sehr gute Eigenschaften bei hohen Schaltgeschwindigkeiten und -frequenzen, ein sehr niedriger Durchlasswiderstand und eine hohe Durchbruchspannung. GaN erweist sich so als Leistungshalbleitermaterial der nächsten Generation. Eine superflache Gehäuse-Bauform eignet sich besonders für das „Embedding in GHC-Leiterplatten“ und für superflache LED- und OLED-Leuchtenkonzepte.

Die GaN Technology bietet folgende Vorteile:

  • Faster TON (100V/ns) and much lower QG*RDSON FOM
  • High max Current & Electric Field (high Reliability)
  • Higher TJ_MAX (not Die limited; only Package limit)
  • Higher Efficiency with higher FSW
  • 4x higher Power Density than Si
  • Smaller and lighter Form Factors
  • Resulting lower system BOM cost

GAN Foto

Das nur 0,5mm dicke Gehäuse des GaN Transistors von GAN Systems Inc. basiert auf der patentierten „Island Technology Cell“-Technologie

(Quelle: GAN Inc.)

 

 

 

Mit rund 9.000 Fachbesuchern, 417 Ausstellern und 739 Konferenzteilnehmern zählt die PCIM Europe 2015, die vom 19. bis 21. Mai in Nürnberg stattfand, zu den wichtigsten Veranstaltung im Bereich der Leistungselektronik. Auch in diesem Jahr präsentierte sich GED zusammen mit namhaften Forschungs- und Entwicklungsfirmen auf dem Gemeinschaftstand des ECPE (European Center for Power Electronics).

Mehr über das GED Portfolio für Leistungselektronik und Hochstrom erfahren Sie gern direkt bei uns!

Rufen Sie uns an – +49 (0) 2247 9219-0

Oder senden Sie eine Nachricht.

 

BTCs – eine neue Generation kleiner Bauteilgehäuse

BTCs – eine neue Generation von kleinen Bauteilegehäusen

Das optimale Design ist entscheidend für die Fertigung und Zuverlässigkeit!

Miniaturisierung und Kostensenkung: Getrieben durch den Boom bei Smartphones und anderen mobilen Elektronikprodukten hat sich in den letzten Jahren ein neuer Typ von Bauteilen verbreitet, der völlig ohne geformten Bauteilanschluss auskommt – die BTCs. Nachdem es in dieser Form zunächst nur eine überschaubare Anzahl von Gehäusen gab, die sogenannten QFN-Gehäuse (Quad Flat No Lead), ist in den letzten 2-3 Jahren die Variantenanzahl geradezu explodiert. Die Vorteile wurden in weiteren Anwendungen aufgegriffen, von Treiber ICs für LED-Ansteuerung bis hin zu kleinsten diskreten Bauteilen (OPs) mit geringer Polzahl. Oft haben die Bauteile auch noch Metallflächen zur Wärmeableitung unter dem Gehäuse. Für Leistungsbauteile wie MOSFETs ist dies eine optimale Lösung, um die elektrische Verbindung verlustarm auszuführen und gleichzeitig die Wärme über die Leiterplatte abzuführen.

Die Anschlussausführung ist jedoch je nach Hersteller unterschiedlich und erfordert selbst bei vermeintlich gleichen Gehäusen individuelle Anpassungen der Footprints, des Lötstopplackes und der Pastenmenge und der Lötparameter.  Wird das beim Leiterplattendesign nicht berücksichtigt, ist das Problem in der Baugruppenfertigung vorprogrammiert. Auch die Zuverlässigkeit und Lebensdauer wird darüber stark beeinflusst.

Was sind BTC´s (Bottom Terminated Components)?

  • BTC ist ein flaches Bauteil mit flachen Anschlussflächen auf der Bodenseite.
  • Die Bauteile haben keine geformten Anschlüsse, sind also “Leadless“.
  • Seitliche Kanten sind mit benetzbaren Anschlussflächen versehen.
  • Es gibt je nach Hersteller Unterschiede in den Anschlussformen.
  • Sind bereits seit 1990 auf dem Markt, es kommen ständig neue, immer kleinere Varianten

Die häufigsten Varianten der BTC-Bauteileanschlussform haben „zurückgezogene“ Anschlüsse. Nachteile ist, dass man dabei die Löstelle nicht inspizieren kann.

Wesentlich günstiger sind Bauteile mit „freiliegenden“ Anschlüssen. Dadurch sind die Flanken am Bauteile benetzbar (wettable flanks), was zuverlässigere Lötstellen ergibt. Außerdem sind die Lötstellen inspizierbar, z. B. auch mittels AOI. Sie werden jedoch vom Hersteller nicht präferiert, weil sie einen zusätzlichen Metalisierungsvorgang nach dem Sägen oder Stanzen benötigen(Kosten).

Im IPC Standard IPC-7351 sind die Arten und Standardbezeichnungen klassifiziert.

DFN = Dual Flat No-LeadBTC_4

QFN = Quad Flat No-Lead

LGA = Land Grid Array

SON = Small Outline No-Lead

PQFN = Plastic Quad Flat No-Lead

MLFP = Micro Leadframe Plastic Package

MLP = Micro Leadframe Package

Darüber hinaus gibt es noch viele „ungenormte” Sondertypen, ständig kommen weitere hinzu. Und sie werden immer noch kleiner, wie z. B. ein Oszillator im µBGA Gehäuse mit gerade einmal 1,6 x 1,2 mm Kantenlänge oder ein 8 Pin DSSP Gehäuse mit 220µm pitch.

BTC_5

BTC_6

 

 

 

 

Die grundsätzlichen Unterschiede der BTC-Anschlussformen

Im IPC Standard IPC-7093 sind die Grundregeln für den Design- und Bestückungsprozess umfangreich erläutert. Es gehören jedoch viel Wissen und Erfahrung dazu, die richtigen Werte auszuwählen und in die entsprechenden Designrules und Footprints umzusetzen. Bei größeren Bauteilen spielen die unterschiedlichen Ausdehnungskoeffizienten des Bauteils und der Leiterplatte eine wichtige Rolle im Hinblick auf die Zuverlässigkeit. Bei Leistungsbauteilen ist wiederum die Auslegung der Pastenschablone für die „Exposed Pads“ entscheidend für die Reduzierung der Voids. Diese können die thermische und elektrische Leistungseigenschaft der Bauteile dramatisch reduzieren. Eine Überprüfung ist nur durch röntgen möglich.

BTC_7

BTC_8

BTC_9

 

 

 

 

 

Unterschiedliche „Voidbildung“ (Fehler) je nach Form und Dicke der Lotpastenschablone

Auch die Auslegung der Lötstoppmaske und die Festlegung der zulässigen Freistellung (oder Veränderung) für den Leiterplattenhersteller spielen eine wichtige Rolle für die Qualität der Lötstellen. Bei einem Pitch > 0,5 mm werden speziell Designtechniken erforderlich. Ein weiteres Thema ergibt sich beim Einbringen von sogenannten „Thermal Vias“ in die Exposed Pads. Die Vias sollen die Wärme besser in die Leiterplatte und die Innenlagen übertragen, müssen aber so ausgelegt werden, dass das Lötzinn nicht abfließt und immer noch eine homogene Lotfläche entsteht und zwar mit möglichst geringer Voidbildung.

Letztlich muss im Designprozess bereits die Möglichkeit der Lötstellenkontrolle mit bedacht werden. Die sichtbaren Anschlüsse können mittels AOI inspiziert werden, hier sind bestimmte Designregeln zu berücksichtigen. Bei den verdeckten Anschlüssen sind neue Prüfverfahren möglich wie AXI oder SAM. Zumindest für die Qualifizierung der Baugruppe beim Einstellen der Prozesse sind solche Prüfungen zu empfehlen. Dies ist dann nur möglich, wenn das Design entsprechend ausgelegt wurde.

BTC_10

AXI, AutomatedXray Inspection, und SAM, Scanning Acoustic Microscope

GED hat eigens für die eigenen Mitarbeiter einen BTC-Schulungskurs entwickelt, in dem allen Designer die besonderen Kenntnisse vermittelt werden. Erfahrungen über die letzten 10 Jahre mit dem Design und der Produktion von BTC-Bauteilen sind in den Kurs eingeflossen. Die GED-Kunden profitieren davon im Rahmen der Projekte und Aufträge – in Form von höherer Qualität und Zuverlässigkeit: Redesigns werden reduziert und die Nacharbeit in der Serie wird vermieden.BTC_1
BTC_2
BTC_3

Mehr erfahren über die GED Leistungen in Sachen BTC-Design und -Produktion?
Einfach anrufen – +49 (0) 2247 9219-0

Oder senden Sie eine Nachricht.

Wir freuen uns auf Sie!