Gutes PCB-Layout am Beispiel des Quarzoszillators: Auf Grundlagenwissen und Erfahrung kommt es an

Die Anforderungen an moderne Elektronik, die zuverlässig und störungsfrei arbeitet, steigen ständig. Höhere Bauteiledichten, kleinere Versorgungsspannungen und Spannungsabstände, steigende Taktraten usw. erfordern entsprechende schaltungstechnische Maßnahmen. Darüber hinaus hat jedoch auch das Leiterplattendesign einen großen Anteil an einer zuverlässigen Funktion. Selbst nur gelegentliche Störungen oder Ausfälle sind in allen Anwendungsfällen auszuschließen.

Es gibt sehr viele Designregeln, die der Leiterplattendesigner einhalten muss.  Darunter sind einige ganz elementare EMV-Regeln, die oft nicht beachtet oder schnell übersehen werden. Hier auszugsweise nur einige wenige der ganz wichtigen EMV-Themen, die hohe Beachtung erfordern:

  • Block-Cs und die richtige Anbindung
  • Block-C-Platzierung, insbesondere bei HF und auch bei BGA-Bauteilen
  • Quarz-Routing
  • Schaltregler-Layout
  • Stromversorgung, optimales Powermodel ohne Einschnürungen bei Planelagen. HF-Rückstromwege

Das Beispiel Quarzoszillator

Exemplarisch wollen wir den Quarzoszillator betrachten, der in fast jeder Microcontroller-Schaltung Verwendung findet.

Hier wird das Layout der gedruckten Schaltung häufig vernachlässigt – obwohl es im Zusammenhang mit Oszillatorschaltungen wichtig ist. Man muss sich vor Augen führen, dass die Oszillatorschaltung den Schwingquarz mit maximal 1 μW betreiben sollte. Spezielle, verbrauchsoptimierte Oszillatorschaltungen betreiben diese Quarze sogar mit nur knapp 10 nW mit daraus resultierend minimalen Signalpegeln von nur 150 mVpkpk. Derart kleine Signalpegel und die sich daraus ergebenden kleinen Ströme machen solche Oszillatorschaltung besonders sensibel für äußere Störeinflüsse. Diese können etwa von digitalen Signalen oder Taktleitungen verursacht werden.

Spezielle Ultra-low-Power-Oszillatorschaltungen verzeihen keine Fehler oder Kompromisse im PCB-Layout. Grundsätzlich sollte der Quarz möglichst nahe am IC platziert und mit einer Massefläche zur Abschirmung von Störsignalen versehen werden. Digital- und Clocksignale sollten nicht in oder unter dem Quarzbereich geführt werden.

Bild: Application Node von Infineon zum Quarzoszillator-Design mit Mikrocontroller XMC1400

Application Node von Infineon zum Quarzoszillator-Design mit Mikrocontroller XMC1400

 

Wichtig:

Quarz und Oszillator haben eine eigene GND-Plane, die am µC GND-Anschluss über ein Via verbunden wird.

Designrichtlinien und Empfehlungen

  • Der Quarz- und Keramikresonator-Oszillator ist empfindlich gegenüber Streukapazität und Rauschen von anderen Signale. Er sollte möglichst weit entfernt von Hochfrequenzbauteilen und Spulen platziert werden, um eine kapazitive Kopplung zwischen Xtal-Pins mit den Leiterbahnen zu vermeiden.
  • Andere digitale Signalleitungen, insbesondere Taktleitungen und häufig schaltende Signalleitungen, sind so weit weg wie möglich von den Quarzverbindungen zu führen. Ein Übersprechen durch die digitalen Aktivitäten kann leicht zu Störungen des sinusförmigen Oszillatorsignals mit kleiner Amplitude führen.
  • Die Masseverbindung für die Lastkondensatoren muss kurz sein, möglichst entkoppelt von den Rückstrompfaden von USB, RS232, LIN, PWM und Stromleitungen.
  • Lastkondensatoren sollten eine geringe „Leckage“ aufweisen und temperaturstabil sein (NPO- oder COG-Typ).
  • Die Lastkondensatoren sollten nahe beieinander liegen.
  • Der Last-Xtalin-Kondensator sollte als erster und am nächsten zum Xtalin-Pin und der Masse platziert werden.
  • Parasitäre Kapazität verringert die Verstärkungsreserve. Typisch z. B.:
  • – Xtalin zu Masse: 1pF, – Xtalout zu Masse: 2pF, – Xtalin zu Xtalout: 0,5 pF

Auch Atmel (heute Microchip Technology Inc.) zeigt eine einfache und wirkungsvolle Designvorgabe zum Routing des Quarzoszillators:

 

Wissen über das optimale Quarz-Routing ist auch für Schaltungsentwickler wichtig. Spätestens beim finalen Layout-Review sollte das geprüft werden, damit die Elektronik auch bei Störeinflüssen und Temperarturschwankungen störungsfrei und präzise arbeitet.

Das Beispiel Quarz-Routing zeigt: Leiterplattendesign gehört in professionelle und erfahrene Hände. Vertrauen Sie Profis, die täglich mit diesen Regeln arbeiten und sich damit gründlich beschäftigen.

So haben wir bei GED diesen Themenkreis bei einer internen Designerschulung vom 3. bis zum 6. April 2018 intensiv behandelt. Senior-Designer konnten dabei EMV-Grundlagenwissen und -Erfahrungen an die jungen Designer weitergegeben; spezielle Technologien wurden im Workshop diskutiert und vertieft.

Und was können wir für Sie in Sachen PCB-Layout inklusive Quarz-Routing tun? Sprechen Sie mit uns über Ihre Anforderungen! 

Rufen Sie uns einfach an:

+ 49 (0) 2247 92 19-0.

Oder senden Sie eine Nachricht.