Zuverlässige, störungsfreie Signalübertragung
GED Simulations-Service zu EMV und Signalintegrität
Mit zunehmendem Einsatz von Bauteilen mit höheren Takt-Raten, wie sie bei PCI-Express, Ethernet, DDR-RAMs oder LVDs benötigt werden, wird die Schaltungsanalyse des Board-Designs immer wichtiger. Ende 2007 hat GED in neue EDA-Software von Mentor Graphics investiert, um auch für die Simulation auf Leiterplatten einen kostensenkenden, erweiterten Service schon in der Designphase zu bieten.
Bei Signalen im Bereich von unter einer Nanosekunde ist eine Analyse der Board-Impedanz erforderlich, um sicherzustellen, dass Signalleitungen korrekt terminiert sind und Reflektionen auf den Leitungspfaden auf ein Minimum reduziert werden. Darüber hinaus sind auch die Richtlinien für die elektromagnetischen Interferenzen einzuhalten. Diese Anforderungen sind heutzutage aufgrund der komplexen und dichten Leitergeometrien nur noch über eine Simulation zu erfüllen. Die auf Spice basierende Simulation wird mit IBIS- und HSPICE-Modellen durchgeführt und liefert eine sehr hohe Genauigkeit, verglichen mit der Realmessung.
Simulation in zwei Stufen
Der Stackup Editor ist das ideale Werkzeug, um den Leiterplattenaufbau präzise zu berechnen und zu definieren. Für die Impedanzplanung lassen sich alle erforderlichen Parameter eingegeben. Sie werden dann automatisch über den Fieldsolver errechnet. Gleichzeitig können die grafischen Ausgaben zur Dokumentation in der Fertigung genutzt werden.
Die Simulation ist ein zweistufiger Prozess. Zunächst kann man in der Presimulation mit LineSim bereits vor dem Layout die Signalintegrität von virtuell angelegten Strukturen analysieren. Daraus lassen sich dann die Routingvorgaben (Constrains) für das eigentliche Layout ableiten.
Die Crosstalk-Analyse (Übersprechen) mit LineSim wird virtuell auf der LineSim-Oberfläche vorbereitet und dazu ein Leitungsabstand und Koppellänge definiert. Hinzu kommen eine definierte Störquelle und Störsenke, die jeweils als floatend, gegen gnd oder Vcc gehalten werden können. Die Analyse für Quelle und Senke gibt das virtuelle Oszilloskop aus.
Post-Layout-Crosstalk-Analysen bringen schließlich Gewissheit über das Koppelverhalten der Signale des "fertigen" PC-Boards. Crosstalk lässt sich sowohl auf einzelnen Bahnen als auch auf dem gesamten Board analysieren.
Die Analyse der EMV (elektromagnetische Verträglichkeit) wird über einen virtuellen Spectrum-Analyser gemessen. Dabei liegen die wichtigen Standardbedingungen wie FCC, CISPR, VCCI und eine dementsprechende Benutzerbedingung in Form von Grenzkurven vor. Gegen diese Kurven wird dann analysiert.
Die Post-Layout-EMV-Analysen zeigen dann das tasächliche Abstrahlungsverhalten des "fertigen" PC-Boards, also der gerouteten Leiterstrukturen. Die Ergebnisse einer realen Messung in einer Messkammer und der Simulation mit BoardSim liegen unter Streuungsaspekten sehr dicht beieinander. Analysen von Veränderungen, die virtuell und real gemessen wurden, sind dabei absolut identisch.
Das "Augen"-Diagramm dient zur Beurteilung und genaueren Betrachtung von Signaljitter aus einer Kurvenschar. Die Erregung der Simulation (Jitter-Definition) ist einstellbar. Das "Auge" lässt sich in Amplitude und Zeitausdehnung definieren.
Hyperlynx Simulation arbeitet auch zusammen mit anderen EDA-Systemen und für folgende Designflows:
- Mentor Graphics Expedition™
- Mentor Graphics PADS® Layout
- Mentor Graphics Board Station®
- Cadence Allegro, SPECCTRA and OrCAD Layout
- Altium Protel and P-CAD
- Intercept Pantheon
- Zuken CADStar, Visula and CR3000/5000 PWS
GED verfügt bereits über sechs Jahre Erfahrung in der Simulation mit anderen Werkzeugen. So bietet GED diese Leistung auch für den Altium Designer an.