Design-Erfahrung in fast allen Formfaktoren
und mit neuesten Chip-Technologien

GED verfügt über mehr als 25 Jahre CAD-, Layout- und Design-Erfahrung. Jetzt hat das Unternehmen eine eigene Datenbank aufgebaut. Darin sind Formfaktoren, Anforderungen unterschiedlicher Schnittstellen und andere Werte zusammengetragen. Weitere Erfahrungswerte über erprobte Lagenaufbauten, Anschlusstechniken von BGA- und Finepitch-Bauteilen werden ebenfalls künftig dort erfasst.

Der Vorteil für die GED-Kunden ist klar: Die Entwickler und Designer können auf ein fundiertes Basiswissen zurückgreifen. Damit ersparen sie sich und den Kunden womöglich teures Lehrgeld und große Zeitverluste durch unnötige Redesign-Loops.


Optimale Performance nur bei Einhaltung der Designvorgaben

Moderne, höher performante Elektronikbaugruppen und Systeme bedürfen zunehmend der Einhaltung ganz spezieller Designvorgaben, damit sie ihre optimale Performance auch tatsächlich erreichen beziehungsweise damit die Schaltung überhaupt funktioniert. Wesentliche treibende Faktoren dafür sind

  • weiter steigende Clock-Taktraten,
  • reduzierte Schaltschwellen,
  • steigende EMV-Anforderungen und
  • zunehmende I/O-Anschlusszahlen der Bauteile.

Hinzu kommen zusätzliche Marktanforderungen an die Hersteller, wie

  • Miniaturisierung,
  • die Reduzierung des Energieverbrauchs, des Gewichts und auch der Kosten.

Eine Vielzahl an weiteren Faktoren ist natürlich je nach Markt- und Umgebungsbedingung zusätzlich möglich.

Für Anwender und Entwickler stehen bei neuen Bauteilen und Standards jedoch die benötigten Parameter häufig nicht in der erforderlichen Weise zur Verfügung. Oft fehlen aufgrund der Aktualität auch ganz einfach noch entsprechende Erfahrungswerte. Waren früher bei BG-Formaten wie zum Beispiel einer Europakarte und einer seriellen Schnittselle die Vorgaben trivial, hat sich das Bild heute erheblich verändert. Die Problemstellung ist vielfältig.

Hier ein Beispiel des PCIe-Standards:

  • Wie sind die exakten mechanischen Abmessungen bei PCIexpress-Leiterkarten V 2.0?
  • Wie ist die Steckerbelegung?
  • Welche Transferrate per lane ist zu berücksichtigen?
  • Wie ist die maximale Signallänge der coupled trace?
  • Welche Impedanz ist zu realisieren, single ended und differential?
  • Ist ein Längenausgleich der Leitungspaare erforderlich?
  • Ist ein Plane-Layer als Referenz erforderlich?
  • Wie ist der Lagenaufbau bei beidseitiger Bestückung, beim 8-Lagen-Multilayer wie beim 12-Lagen-Multilayer?
  • Wie können die Entkopplungsbauteile effektiv platziert werden? Wie müssen sie angeordnet und angeschlossen werden?
  • Wie wird zum Beispiel ein FPGA mit über 1.100 Anschlüssen angeroutet, wenn 50 % der Leitungen Constrains erfordern?
  • Welche Oberfläche benötigt die Leiterplatte bei einem Direktstecker?

Anforderungen an das Schaltungsdesign

Natürlich hat nicht jeder Anwender derart hohe Anforderungen. Jedoch wächst die Zahl augenscheinlich trivialer Schaltungsgruppen, die dann doch spezielle Anforderungen an das Schaltungsdesign stellen. Darüber müssen Entwickler und Designer Bescheid wissen, damit die Schaltung auch funktioniert. So erfordert zum Beispiel eine USB-2-Schnittstelle mit einer möglichen Transferrate von 480 Mbit/sek auch eine Leiterplatte mit definiertem Wellenwiderstand von 90 Ohm und die differentielle Signalführung einer Planelage als Referenzlage.

Die Anforderungen sind von Bus zu Bus, von Speicheransteuerung zu Chipset sehr unterschiedlich. Mechanische Toleranzen, unterschiedliche elektrische Toleranzen und Vorgaben von Bauteilen oder Lagenaufbauten sind meistens speziell anzupassen und den geänderten Parametern entsprechend neu zu berechnen.

Denn: Die Vorgaben in den „Application Notes“ der Bauteilehersteller sind unter Annahme der günstigsten Bedingungen vorgegeben und auch nur isoliert auf das jeweilige Bauteil bezogen.

GED besitzt Erfahrungen und Werte der folgenden Standards:

  • Standard Interfaces
  • High Speed USB (480 Mbit/sec)
  • PCI, PCI Express (2,5 Gbit/sec)
  • Serial ATA (3,0 Gbit/sec)
  • HDMI / DVI up to 1,65 Gbit/sec
  • VME
  • Xilinx Rocket IO (3,125 Gbp/s)
  • SPI-4.2
  • LVDS, RSDS (5,38 Gbit/sec)
  • Gbit-Ethernet, 10G Ethernet
  • PCIe-FireWire (100Mbit/sec)
  • NDAS Controller (440 Mbit/sec)
  • AGP X8 (2,1 Gbit/sec)
  • SCSI, Ultra 320 SCSI
  • CAN Bus; USB; Firewire

Chipsets

1 x PCIe-Steckplatz

1 x PCIe-Steckplatz

  • Pentium-IV mobile Processor
  • Intel Pentium-M Processor
    APP500
  • Spartan and Virtex 5 FPGAs
  • Apex, Stratix and Cyclone FPGAs
  • TMS 320 DM6437 DaVinci – 1 Mbit/sec
  • TC90408 Donau-LC Digital-TV-SoC
  • Capricorn M/L
  • 1 x PCIe-Steckplatz

Memory Interfaces

DVI-Stecker 18+5 (Single Link)

DVI-Stecker 18+5 (Single Link)

  • DDR I and DDR-II
  • QDR-SRAM
  • RDRAM – Rambus
  • CAM (Content Access Memory)

Sonstige

  • AS-Interface
  • eBus
  • PoE Power over Ethernet (802.3af)
  • 3-Kanal  SIO/ UART mit FIFO,
  • 2-Kanal Fast-Queued/FIFO-SPI (ESEI)

Funknetze – Wireless LAN

  • Bluetooth (2,402 GHz und 2,480 GHz)
  • WLAN – WIFI (2,402 GHz bis 5,2 GHz)
  • ZigBee (2,45 GHz)

Die jeweiligen Leiterplattentechnologien der Standards sind derzeit auf den CAD-Systemen Mentor-Expedition, Mentor-Pads und Altium Designer als Templates angelegt.

Soweit keine Kundenvorgaben bestehen, setzt GED die Bauteilefootprints nach IPC 7351 ein.

Ihr direkter Kontakt zu uns

Telefon: +49 (0) 2247 9219-0

Oder senden Sie eine Nachricht.